计算机组成原理实验大纲.docVIP

《计算机组成原理》课程实验教学大纲 课程编号：060186 实验说明 课程总学时 85 实验学时数 34 实验项目个 数 11 验证性实验项目 2 综合性实验项目 2 课程总学分 5 实验学分 2 设计性实验项目 7 课程性质 必修课√选修课□集中实践环节□ 实验类别 课程内实验□ 独立设课实验√ 其他□ 实验者类别：本科生√ 专科生□ 面向专业 计算机科学与技术 开课单位 计算机科学与技术系 本课程实验教学地位、作用与目的 （1）计算机组成原理属于技术性、工程性和实践性都很强的一门课计算机组成原理计算机科学与技术专业的一门核心专业基础课程实验目的实验使学生建立比较清晰的整机概念 2 1 验证性 必修 实验目的：1）熟悉QuartusⅡ的VHDL文本设计流程全过程。2）学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。3）学习简单时序电路的设计、仿真和测试。 实验内容：1）首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。2）设计一个D触发器，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。 主要仪器：硬件：GW48 CP+。 软件：QuartusII。 2 7段数码显示译码器设计 2 1 设计性 必修 实验目的：学习7段数码显示译码器设计；学习VHDL的CASE语句应用及多层次设计方法。 实验内容：在QuartusII上对该例进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。建议选GW48系统的实验电路模式6，用数码8显示译码输出(PIO46-PIO40)，键8、键7、键6和键5四位控制输入，硬件验证译码器的工作性能。 主要仪器：硬件：GW48 CP+。 软件：QuartusII。 3 在QuartusII中用原理图输入法设计8位全加器 2 1 设计性 必修 实验目的：熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 实验内容：建立一个原理图设计，利用1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。建议选择电路模式1；键2、键1输入8位加数；键4、键3输入8位被加数；数码6/5显示加和；D8显示进位cout。 主要仪器：硬件：GW48 CP+。 软件：QuartusII。 4 运算器组成实验 4 1 设计性 必修 实验目的：1)了解简单运算器的数据传输通路；验证运算功能发生器的组合功能；掌握算术逻辑运算加、减、与的工作原理2）验证带进位控制的算术运算功能发生器的功能3）验证移位控制的组合功能。4) 按给定数据，完成几种指定的算术和逻辑运算。 实验内容：1）按照算术逻辑单元ALU的数据通路。其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk；此外，设M=0，选择算术运算，M=1为逻辑运算，CN为低位的进位位；F[7..0]为输出结果，CO为运算后的输出进位位。两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入。2）在1）的基础上增加进位控制电路，将运算器ALU181的进位位送入D锁存器，由T4和CN控制其写入，在此，T4是由键5产生的脉冲信号，这时，CN的功能是电平控制信号（高电平时，CN有效），控制是否允许将进位信号co加入下一加法周期的最低进位位，从而可实现带进位控制运算。3）移位运算器SHEFT使用VHDL语言编写，其输入/输出端分别与键盘/显示器LED连接。移位运算器是时序电路，在时钟信号到来时状态产生变化，CLK为其时钟脉冲。由S0、S1、M控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 主要仪器：硬件：GW48 CP+。 软件：QuartusII。 5 存储器实验 4 1 验证性 必修 实验目的：1）掌握FPGA中lpm_ROM和lpm_RAM的设置和使用方法2）验证FPGA中mega_lpm_ROM和lpm_ram_dq的功能。3）掌握FPGA中先进先出存储器lpm_fifo的功能，工作特性和读写方法；了解FPGA中lpm_fifo的功能，掌握lpm_fifo的参数设置和使用方法。 实验内容：1）在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。用图