dsp单片机原理及应用-第二章.pptVIP

第二章 DSP控制器的CPU结构；目录 2．1、CPU总线结构与流水线作业的特点..9 2．2、CPU(中央处理器)的结构组成……..11 2．3、状态寄存器ST0和ST1………….……19 2．4、系统配置寄存器…………………….22 2．5、时钟与锁相环PLL．…………………25 2．6、程序的执行与控制……………….…27 2．7、程序的中断执行及其中断管理系统.34 DSP控制器按其功能划分,要分为三大部分组成: 1.中央处理器(CPU=运算器+控制器); 2.存储器;(程序存储器ROM／Flash EEPROM和数据存储器：DARAM、SARAM)模块 3.外设（I/O;输入/输出设备） [模数转换器ADC模块、串行通信接口SCI、系统监控WDT(WatchDog)模块、事件管理器模块、中断控制器模块、串行外设接口SPI、现场总线控制器CAN模块等]。 2．1．1、总线结构…………………9 2．1．2、流水线操作………………11 2．1．1、总线结构 TMS320LF2407ACPU采用改进的哈佛结构； 程序总线和数据总线独立，分别为两套。 2．1．1、总线结构 TMS320LF2407A 总线结构特点： 1、允许CPU同时访问程序指令和数据存储器； 2、CPU对数据存储器的读、写访问可在同一机器周期内完成； 3、支持CPU在单机器时钟内，并行执行算术、逻辑和位处理操作等。 FMS320LF2407A 采用了指令流水线操作技术。指令的执行过程可分为4个独立的阶段: (1)取指令阶段； (2)指令译码阶段： (3)取操作数阶段： (4)指令执行阶段; 这些操作同一时间段内可以并行进行。 图2.2是一个单字、单周期且无等待状态插入指令的操 作流水线操作的例子 因为NORM (累加器规格化)指令在流水线操作的执行阶段会修改辅助寄存器指针(ARP)并使用被修改的当前ARP所指定的辅助寄存器。 若NORM指令之后紧接着就安排了改变当前辅助寄存器或改变当前辅助寄存器指针(ARP)内容的指令，则它们将在流水线操作的译码阶段进行，由于流水线的特点，当前辅助寄存器或当前辅助寄存器指针(ARP)内容的改变已经在NORM (累加器规格化)指令执行阶段前完成。这样所导致的结果是： 1、NORM指令使用了错误的辅助寄存器； 2、此后的指令使用错误的ARP值。 第二章 DSP控制器的CPU结构；目录 2．1、CPU总线结构与流水线作业的特点..9 2．2、CPU(中央处理器)的结构组成……..11 2．3、状态寄存器ST0和ST1………….……19 2．4、系统配置寄存器…………………….22 2．5、时钟与锁相环PLI．…………………25 2．6、程序的执行与控制……………….…27 2．7、程序的中断执行及其中断管理系统.34 2407A DSP控制器中央处理单元(CPU)的组成： 1.32位中央算术逻辑单元CALU[32]; 2.用于CALU[32]的输入、 输出数据比例移位器; 3.32位累加器(ACC); 4.16×16位乘法器(MPY); 5.辅助寄存器算术单元; 6.地址产生逻辑、程序控制逻辑和一些状态、配置寄存器。 在TMS320LF2407A DSP控制器中，中央处理单元(CPU)是其核心模块，它的主要任务是从程序读数据总线或数据读数据总线上获取数据，对其进行加、乘、移位等算术逻辑运算，再经过数据写数据总线将结果送出,…。 运算器主要由三部分组成： 1、输入、输出定标移位器； 2、16位×16位乘法器(MPY)； 3、中央算术逻辑单元CALU[32] 2．2．1、输入定标移位器…………………13 2．2．2、乘法单元…………………………15 2．2．3、中央算术逻辑部分………………16 2．2．4、辅助寄存器算术单元……………17 输入移位器移位的位数也有两个来源： 1、在所执行的指令中给定移位常数。 2、在临时寄存器(TREG)的低4位给定移位常数 对于大多数指令而言，符号扩展方式位(SXM，状态寄存器ST1的第10位)决定了输入移位器在移位期间是否对数据进行符号扩展。 当SXM=0时，不进行符号扩展，输入移位器未使用的高位填O，然后送至32位的CALU输入总线 当SXM=I时，输入移位器对数据进行符号扩展，然后送至32位的CALU输入总线。 例2．1：设累加器ACC原始值为3h，状态寄存器STI中的符号扩展方式位SXM---0：试问执行指令ADD撑1212h，1后累加器ACC的值是多少?(指令中的l便是移位的位数)  2．2．1、输入定标移位器………