数字电子技术模拟试题7.docVIP

泰山学院物理与电子科学系 2005级电子信息科学与技术本科专业 《数字电子技术》模拟试题 7 （试卷共6页，答题时间120分钟） 题号 一 二 三 四 五 六 总分 统分人 复核人 得分 得分 阅卷人 一、判断题（每题1分，共2分，正确的用T表示，错误的用F表示，请将答案填在下面的方格内） 1. CMOS 电路比 TTL 电路功耗大。 2. 与 CMOS 电路相比， TTL 电路的主要优点是速度快。 3. CMOS 电路和 TTL 电路在使用时，不用的管脚可悬空 4. 采用OC 门可提高电路的负载能力，它主要应用于灌电流负载。 5. 寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。 6. 采用 74LS161 芯片可构成地址计数器，但最多不能超过 8 位地址。 7. 触发器的异步复位端不受 CP 脉冲的控制。 8. 单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号。 9. 多谐振荡器无须外加触发脉冲就能产生周期性脉冲信号 。 10. EPROM 存储器属于只读存储器，当掉电后其存储的信息不会消失。 11. 当输入一个 CP 脉冲其输出状态就翻转一次的触发器是 T 触发器。 12. 触发器有电平触发和边沿触发方式，触发器的输出状态由触发方式决定。 13. 逻辑函数的化简是为了使表达式简化而与硬件电路无关。 14. 二进制计数器既可实现计数也可用于分频。 15. 同步计数器的计数速度比异步计数器快。 16. 即使电源关闭，移位寄存器中的内容也可以保持下去。 17. 在 TTL 电路中通常规定高电平额定值为 5V 。 18 . 约束项就是逻辑函数中不会出现的变量取值组合，用卡诺图化简时，可将约束项当作 1 ，也可当作 0 。 19. 移位寄存器 74LS194 可串行输入并行输出，但不能串行输入串行输出。 20. 三态门的作用是提高电路的负载能力，使总线带负载能力有较大提高。 择填空（共 21 分，每题 1.5 分，把答案填在下面的表格里）1． 计数器可以用于实现（ 1 ）也可以实现（ 2 ）。 A ．定时器 B ．寄存器 C ．分配器 D ．分频器 2. 一个 4 位移位寄存器可以构成最长计数器的长度是（ 3 ）。 A.8 B.12 C.15 D.16 3. 当编码器 74LS147 的输入端 I1 、 I5 、 I6 、 I7 为低电平，其余输入端为高电平时，输出信号为（ 4 ）。 A.1110 B.1010 C.1001 D.1000 4. 为测试共阳极七段数码管每一个显示段的好坏，通常给显示译码器 74LS47 的端加（ 5 ），给 端加（ 6 ）。若要使数码管不显示，应给端加（ 7 ）。若要熄灭数码管显示的数字 0 ，则端必须加（ 8 ）。 A. 高电平 B. 低电平 5. 施密特触发器有（ 9 ）个稳定状态，多谐振荡器有（ 10 ）个稳定状态，单稳态触发器有（ 11 ）个稳定状态。 A.0 B.1 C.2 D.3 7. 在 CP 脉冲作用下，只具有置 0 、置 1 和保持功能的触发器是（ 12 ）触发器，只具有保持和翻转功能的触发器是（ 13 ）触发器。 A.JK 触发器 B.T 触发器 C.T 触发器 D.RS 触发器 9. 若所设计的编码器是将 31 个一般信号转换成二进制代码，则输出应是一组 N= （ 14 ）位的二进制代码。 A．3 B．4 C．5 D．6 （每题 8 分，共 16分） 1. 用代数法化简逻辑函数 2. 用卡诺图法化简逻辑函数（1，7，9，10，11，12，13，15）四. 根据给定的电路和输入信号波形，作出相应的输出信号稳态波形 （共 15 分，每图 3 分） 得分 阅卷人 五 . 简答题（共 8分）T形电阻网络D/A转换器，设VREF=5V，RF=R，d7---d011000000? 得分 阅卷人 六．设计题（共 18分，每题9分 ） ABC代表甲乙丙，用L表示表决结果。试写出真值表，逻辑表达式，并画出用与非门构成的逻辑图。 2． 用两片 74LS161 二进制计数器构成 进制计数器。 注：考试期间试卷不允许拆开 本试卷共 6 页 第 2 页 泰山学院课程考试专用 注：考试期间试卷不允许拆开 本试卷共6 页 第 1 页 74LS160功能表