[信息与通信]10_并行输入输出接口.pptVIP

1 单片机的输入/输出端口 1.1 输入/输出端口结构 1.2 输入/输出端口负载能力 1.3 P1口输出功能应用实例 1.4 P3口输入功能应用实例 8051单片机引脚图 1.1 输入/输出端口结构 8051单片机有4个8位并行I/O端口，称为P0、P1、P2和P3口，每个端口都各有8条I/O口线，每条I/O口线都能独立地用作输入或输出。 在无片外扩展存储器的系统中，这四个I/O口都可以作为通用I/O口使用。 在有片外扩展存储器的系统中，P2口送出高8位地址，P0口分时送出低8位地址和8位数据。 ②P3的内部结构 二、P2的内部结构 三、P0口的结构 1、P0口作为普通I/O口 P0口必须接上拉电阻； 在读信号之前数据之前，先要向相应的锁存器做写1操作的I/O口称为准双向口； 三态输入缓冲器的作用： （ANL P0，A） 2、P0作为地址/数据总线 3、 P0口小结 ① P0口既可作地址/数据总线使用，也可作通用I/O口使用。当P0口作地址/数据总线使用时，就不能再作通用I/O口使用了。 ② P0口作输出口使用时，输出级属漏极开路，必须外接上拉电阻，才有高电平输出。 ③ P0口作输入口读引脚时，应先向锁存器写1，使T2截止，不影响输入电平。 1.2 输入/输出端口负载能力 P0口的输出级与P1～P3口的输出级在结构上不同，其输出级无上拉电阻，因此它们的负载能力和接口要求也不相同。 P0口的每一位能驱动8个LSTTL负载。在作为通用I/O口使用时，输出驱动电路是开漏的，所以，驱动集电极开路(OC门)电路或漏级开路电路需外接上拉电阻。当作为地址/数据总线使用时(T1可以提供上拉电平)，口线不是开漏的，无需外接上拉电阻。 P1～P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路有上拉电阻，所以可以方便地由集电极开路(OC门)电路或漏级开路电路所驱动，而无需外接上拉电阻。 对于80C51单片机(CHMOS)，端口只能提供几毫安的输出电流，故当作输出口去驱动一个普通晶体管的基极时，应在端口与晶体管基极间串联一个电阻，以限制高电平输出时的电流。 【例1】利用P1.0输出高低电平，控制继电器的开合，以实现对外部装置(如灯L1和L2)的控制。 解：将单片机的P1.0接继电器控制端JIN，继电器的JZ通过K1接地，常开触点JK接L1，常闭触点JB接L2。编制程序，使P1.0电平变化，高电平时继电器吸合，常开触点闭合，L1点亮，L2熄灭；低电平时继电器不工作，常闭触点闭合，L2点亮，L1熄灭。 参考程序： 【例2】 P3口的P3.0连接一个开关，作为输入端；P1口的P1.0～P1.7连接八只发光二极管，作为输出端。要求用P3.0来控制P1输出的循环灯，即当P3.0输入高电平时，控制P1口的发光二极管左循环点亮；当P3.0输入低电平时，控制P1口的发光二极管右循环点亮(P1口输出低电平时发光二极管被点亮)。 解：在主程序中要对P3.0的状态进行判断。 如果P3.0为高电平，则使用循环左移指令。 如果P3.0为低电平，则使用循环右移指令。 参考程序： 【例3】用8051的P1口驱动1个数码管，制成1位秒表. 试画出连接图，编制驱动程序。 【例3】用8051的P1口驱动1个数码管，制成1位秒表. 试画出连接图，编制驱动程序。 * * * * 第4章 MCS-51单片机内部接口电路 （并行输入输出接口） DIP引脚图 逻辑符号 一、 P1口、P3口的内部结构 ①P1口的一位的结构 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成----准双向口。 D Q CLK Q P1.n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P1口引脚 D Q CLK Q P1.n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P1口引脚 准双向口： 从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使T截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 1、作为通用I/O口与P1口类似----准双向口(W=1) D Q CLK Q P3.n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 W ②P3的内部结构 2、P3第二功能(Q=1) 此时引脚部分输入(Q