物理学院本科论文答辩.pptVIP

基于FPGA的逻辑分析仪的设计 指导老师： 答 辩 人 ： xxx大学物理学院xx级本科论文答辩 需求分析 1 硬件设计 2 逻辑设计 3 时序分析 4 架构 需求分析 FPGA 外界输入 VGA 按键控制 逻辑分析仪的设计方案 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 硬件设计 电源设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 下载设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 时钟设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 SDRAM设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 VGA接口设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 按键设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 扩展接口设计 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 逻辑设计 采样 显示 触发控制 存储 逻辑分析仪设计方案 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 VGA显示模块 Display_Module 系统控制部分 System_Module 采样控制模块 Sampling_Module FPGA 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 逻辑分析仪模块化设计示意图 系统控制模块(System_Module) 例化PLL，生成系统所需的100MHz及25MHz；同时以“异步复位、同步释放”的方式产生稳定的全局复位信号。 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 采样控制模块(Sampling_Module) 通过不同的触发设置、采样频率，实时采样、存储16路控制信号。 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 显示控制模块(System_Module) VGA接口时序驱动、显示界面设计。 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 顶层结构示意图 湖南科技大学物理学院 2007级电子信息科学与技术1班 唐德 时序分析 添加时序约束前的时序情况 添加时序约束后的时序情况：Setup 添加时序约束后的时序情况：Hold 结论 本设计着重研究了逻辑分析仪的FPGA实现，针对当前复杂数字系统调试难的发展状况，提出了简易逻辑分析仪的设计方案。主要工作有： v 对逻辑分析仪的原理进行比较，提出了简易逻辑分析仪的设计方案； v 需求分析，使用Altium Designer设计硬件原理图，动手焊接FPGA控制板； v 熟练运用VHDL语言进行逻辑设计； v 采用结构化层次编码，编写TestBench文件，联合Quartus II和Modelsim 仿真实现功能； v 采用SignalTap II Logic Analyzer内嵌逻辑分析仪分析芯片内部各信号实 际的工作状态； v 采用TimeQuest Timing Analyzer进行时序分析与约束； v Quartus II综合、适配实现后下载到板子上，进行板级调试等。 至此，逻辑分析仪已能简易采样16路数字信号，并具有不同的采样频率与触发模式，具有采样灵活、分析直观、成本低等优点，稍加改进，还可用于测量模拟信号等。由于时间仓促与能力有限，设计还存在稳定性欠佳等诸多有待改进的地方，望各位给予指导。 湖南科技大学物理学院2007级本科论文答辩