筆記本和EPCC layout 注意事項by-Albert_yang.pptVIP

EMI-4课 Rules 一, CrossTalk Rules; 二, Decoupling Rules; 三, Placement; 四, Power Plane; 五, GND Plane; 六, General Rules; 七，NB and EPCC特別关注； 一，CrossTalk Rules 二，Decoupling Rules 三，Placement 1，Clock Buffer/Memory/北橋等高速IC嚴禁置於板邊或近I/O處(1200mils以上)； NB and EPCC 的CLK GEN 由於板子小限制的原因，可能於保持上述要求，我們EMI check CLK GEN placement只能盡可能使其遠離板邊； 2，Audio Circuit根據相關零件劃出Keep-Out Area,Digital-Analog需界線分明,避免彼此線路有互越現象； 3，I/O Connector儘量置於板邊, 不可靠近高速IC； 4，所有EMI Filter Component需儘量靠近I/O Connector(500 mils以內)； 5，LAN/Super IO等I/O相關之IC儘量靠近I/O 區, 以減少相關走線長度； 6，LAN Transformer置於LAN Port Moat上, 橫跨於Moat 兩邊（EPCC除外）；EPCC lan Port connetor 是掏空的（由於機構原因） 7，EMI filter Bead 橫跨於I/O Moat上(不含VGA R/G/B)；8，EMI filter Bead 橫跨於I/O Moat上(不含VGA R/G/B)； 9，PCMCIA/SD/MS/MMC/XD等Memory Card等等Socket的固定腳需設定為Ground信號； 10，Clock Buffer的選頻電路排阻需置於Clock 附近(1000mils以內),不可在Switch端； 四，Power Plane 1，Power Plane 之間的Moat寬度為15mils ； 2，Audio Area 按照Keep-Out Area 做Partition, VCC Layer填成GND_A, 並均勻打GND Via 使內層相通,+5VA儘量以Power Trace完成； 3，I/O 區的VCC Layer 依照I/O Keep-Out Area做Partition 填成GND,均勻打GND Via與內層通(150 mils sq.), 並與Connector 固定腳相連； 4，少用的VCC Layer 如+5VA, I/O 區附近的+5V VCC Layer, 改成區域的GND Plane, 並均勻打GND Via(150 mils sq.)與GND Layer相通； 5，PCMCIA/SD/MS/MMC/XD等Memory Card所在Socket區, VCC Layer填成GND Shape, 並均勻打GND Via (150 mils sq.)； 五，GND Plane 1，GND Plane 之間的Moat寬度為15mils ； 2，GND Layer保持完整不可走線； 3，儘量減少GND的切割, 太多的GND切割會增加接地阻抗； 4，I/O 區的GND Layer 依照I/O Keep-Out Area 做Partition, 並與Connector 固定腳相連； 六，General Rules 1，所有Clock Trace需有RC Termination於Clock 源頭（山寨版一般沒有）； 2，Clock Buffer Keep-Out Area內不可走不相關Trace。I/O Trace則更需離Keep-Out Area邊緣500mil以上； 3，Clock Trace嚴禁與I/O Traces, Power Bus, IDE/FDD Traces平行走線； 4，Clock Trace不可走在板邊, 離板邊50mils以上 ； 5，減少Clock Via數目(儘量少於4 vias), 尤其高速Clock Trace （由於NB和EPC板子比較小可能換層次數比較多，我們儘量讓其減少換層）； 6，當Clcok Trace需要調長度時, 禁止在Clock Buffer的Keep-Out Area內調整； 7，DVI 的TXC±,TX0±,TX1±,TX2儘量走在BOTTOM Layer(參考GND Layer), 兩兩平行走線, 不可跨I/O切割(I/O Port GND切割不需要)； 8，I/O Port Keep-Out Area內(含Moat), 除了I/O Trace外,各層不可走不相關的Trace； 9，I/O 區內需有足夠的GND Via 貫通各層(150 mi