浙江大学2015–2016学年春夏学期.pdfVIP

浙江大学2015 –2016 学年 春夏 学期 《数字系统设计 》课程期末考试试卷 课程号： 111C0120 ，开课学院： 信息与电子工程学院 考试试卷：√A 卷、B 卷（请在选定项上打√） 考试形式：√闭、开卷（请在选定项上打√），允许带 计算器 入场 考试日期： 2016 年 7 月 1 日,考试时间： 120 分钟 诚信考试，沉着应考，杜绝违纪。 考生姓名： 学号： 所属院系（专业）： _ 题序 一 二 三 四 五 六 七 八 九 总 分 得分 评卷人 一．判断题 （10分）（正确打√，或错误打×） 1）“0 ”的补码只有一种形式。 （ ） 2 ）原码和反码均可将减法运算转化为加法运算。 （ ） 3 ）主从 JK 触发器、边缘 JK 触发器和同步 JK 触发器的逻辑功能完全相同。 （ ） 4 ）并行加法器采用超前进位，目的是为了简化电路。 （ ） 5 ）在同步时序电路的设计中，如最简状态表中的状态数为 2N ，而又采用N 个触 发器来实现电路，则不需要检查电路的自启动性。 （ ） 6 ）流水线操作算法结构一定比并行算法结构所需要的运算时间少。（ ） 7 ）摩尔型时序逻辑电路的输出与 输入和电路当前状态均有关。 （ ） 8 ）所有的半导体存储器在运行时都具有读写功能。 （ ） 9 ）在电路测试中 SA0 和 SA1 故障模型可以覆盖集成电路中的所有可能的故障。 （ ） 10）冯诺依曼结构相比于哈佛体系结构具有更好的灵活性和稳定性，而哈佛体系结 构具有更好的硬件效率。 （ ） 二．填空题 （10分） 1、二进制数1101011.011 转换为8421BCD 码为 。 1 / 8 2 、实现模值为13 的计数器至少需要 个触发器。 3、组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。 4 、TTL 或非门中，多余输入端的处理办法是 。 5、假设有一个三级扭环形计数器，其初始状态为000，那么，经过4 个时钟周期， 其状态为 。 6、一个二—十进制译码器规定为输出低电平有效，则当输入 8421BCD 码为 0110 时，其输出Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 = 。 7、已知逻辑函数F (A,B,C,D) m(1,3,4,5,6,8,9,12,14) ，当变量ABCD 由0110→ 1100 时，