基于VHDL的数字密码锁设计课件.doc

河南机电高等专科学校 《职业技能培训》结课大作业 基于VHDL的数字密码锁设计 姓 名： 专业班级： 学 号： 任课教师： 时 间： 成 绩： 基于VHDL的数字密码锁设计 医电08级1班 任课老师： 摘要：本文主要介绍运用删，技术设计数字密码锁 统分解为若干子系统，并且进一步细划为若干模块，然后用硬件描述语言VHDL来设计这些模块，并且分别进行软件和硬的仿真。仿真结果表明：该数字密码锁能够校验3位十进制数密码，且可以预置密码，显示输入密码，具有输入错误指示有效指示等相应的状态指示。该密码锁体积小，功耗低，操作简单，不怕掉电，维护和升级都十分方便，具有较好的应用前景。 关键词：QUARlrIIS II；VHDL；数字密码锁 目录 1. 概述 3 2. 设计要求 3 3. 总体设计 4 4. 各单元电路的设计和实现 5 5. 功能仿真及其结果 11 6. 编译、下载及调试 12 7. 总结与展望 21 参考文献 21 概述 随着社会物质财富的日益增长，安全防盗已成为社会问题。而锁自古以来就是把守门户的铁将军，人们对它要求甚高，既要安全可靠地防盗，又要使用方便，这也是制者长期以来研制的主题。数字密码锁是实际生活中运用广泛的一种数字电路，主要功能是对某些操作进行加密保护，目的是避免无权人员使用某些设施或者进行越权操作，例如自动柜员机，自动售货机，门卡系统或者保险柜都含有这种密码器[1]。数字密码锁是集计算机技术、电子技术、数字密码技术为一体的机电一体化高科技产品，具有安全性高，使用方便等优点圈。 设计要求 1）密码预先在内部设置，可以设置任意位密码，这里采用6位十进制数字作为密码； 2）密码输入正确后，密码器将启动开启装置。这里密码器只接受前6位密码输入，并以按键音提示，多余位数的密码输入将不起作用； 3）允许密码输入错误的最大次数为三次, 密码错误次数超过三次则进入死锁状态, 并发出警报; 4）报警后，内部人员可以通过按键SETUP使密码器回到初始等待状态； 5）密码器具有外接键盘，可以用来输入密码和操作指令； 总体设计 先对数字密码器进行顶层设计并写出相应的VHDL程序，然后将数字密码器划分为分频模块、消抖同步模块、使能电路模块、密码预置模块、编码模块、比较模块、计数器选择模块、数码管显示译码模块、指示电路模块、数码管扫描模块、误码模块和控制器模块12个部分，将各个模块一一实现。顶层设计中各个模块是作为元件来引用的，因此这里需要将各个模块设计成独立设计实体的具体形式，这样便可以在顶层设计来引用这些模块了。 3.1数字密码锁的主要功能 (1)密码器的工作时钟由外部晶振来提供，时钟频率为4 MHz[印； (2)密码的设置和输入由外接键盘完成； (3)密码可以由锁的所有者随意设置，并可更改，这里 采用3位十进制数字作为密码，不怕断电，这是本设计的一个创新点， (4)开锁时，不限制密码的输入位数，这将增强密码锁的保密性， (5)不小心输错1位密码，可以重新输入； 3.2根据上述的功能分析，可以得到如图3-1所示的数字密码锁的系统结构图 图 3-1数字密码锁的系统结构图 各单元电路的设计和实现 首先，密码器通过外接键盘输入数字密码，然后密码需要经过10线至4线编码器变成BCD码；接下来通过4位比较器与存储在系统中的预置密码进行比较，同时将输入的密码通过数码管扫描模块和数码管显示译码模块显示出来；最后将比较的结果DEP送到控制器模块中。 本次设计中的密码是串行输入的，每次分别与一个预置码比较。可见，6个十进制的密码分别有24个端口送入，因此需要使用一个数据选择器来进行选择。这里，数据选择器是一个4位的六选一数据选择器，它的两位选择信号是由一个模6的计数器来给出的，计数器的控制信号是由控制信号RESET和时钟信号CNP是由控制模块来提供的。外接键盘每送一个密码数字，计数器的计数值加1。如果计数器的数值计到6时，那么表示6个密码已经输入完毕。接下来计数器应向控制器发出反馈信号FULL，这表示控制器已经可以进入到启动状态。 计数器2用来记录输入密码错误次数，当密码输入错误时，密码器将发出警报，并提示用户还可以输入密码的次数。当密码输入错误的达到次数三次时,计数器2应向控制器反馈信号NOTC， 密码器将进入死锁状态, 并发出警报。这时只能通过内部按键SETUP使密码器回到初始状态。 4.1数字密码器的实现 密码器的顶层设计由各个子模块构成。其中各个模块是以元件的形式给出的，首先必须进行元件的说明，然后进行元件的例化调用就可以构成