通信原理课程设计教材PPT课件.ppt

武汉工程大学邮科院校区实验中心 4.8器件编程/配置之配置 （5）如下图所示，选择好配置文件后点击“Configuar”进行配置，提示成功后表示配置完成。 注意：十针连接线一端连接到目标器件的下载接口处，配置时不要打开主板系统中时钟源模块的电源开关，否则在进行配置时下载不成功！ Sof下载文件 目标器件 4.8器件编程/配置之编程 （6）选择好编程文件后点击“Program”进行编程，提示成功后表示配置完成。到此表示器件编程/配置功能完成。 目标器件 Pof下载文件 注意：十针连接线一端连接到目标器件的下载接口处，配置时不要打开主板系统中时钟源模块的电源开关。否则在进行配置时下载不成功！ 4.5项目校验之建立输入波形 C.为时钟信号“clk”赋周期为40ns的时钟信号。 选中信号“clk”；设置信号周期。用鼠标左键单击工具条中 可打开下图所示的对话框；单击“OK”关闭此对话框即可生成所需时钟。 此处若是2，则时钟周期为：40ns×2=80ns 若选择“网格对齐”则此值不可改。 4.5项目校验之建立输入波形 D.选择“File”中“Save”存盘。 到此完成波形输入，如下图所示： 4.5项目校验之时序模拟 （4）运行模拟器，进行时序模拟： A.从菜单“MAX+plusⅡ”选择“Simulator”，即可打开模拟器如下图所示。 可进行两次结果对比 改变模拟的起止时间 B.单击按钮“Start”即可开始模拟，模拟完毕后，单击按钮“Open Scf”可打开刚才编辑的波形文件，就可开始对模拟结果进行检查。 4.5项目校验之时序模拟 C.模拟完成后波形模拟文件如下图所示： 注意：针对FPGA器件进行仿真时存在毛刺与时序延迟（FPGA芯片内部构造决定），所以不同的目标器件仿真图形可能有出入，如上图cout输出有一个毛刺存在，除此之外对应输入的仿真结果是正确的！ 4.5项目校验之模拟结果观察 （5）为观测方便，可将计数输出q3,q2,q1,q0作为一个组来进行 有效观测，步骤如下： A. 将鼠标移到“Name”区的q3上，按下鼠标左键并往下拖动鼠标至q0处。松开鼠标左键，可选中信号q3,q2,q1,q0； B. 在选中区（黑色）上单击鼠标右键，打开一个浮动菜单，选择“Enter Group”项，出现图上图对话框；选择十六进制后，点击“OK”按钮。 十进制 十六进制 进制选择： 二进制 八进制 组名输入区； 可任意写 是否以格雷码显示 4.5项目校验之模拟结果观察 C. 可得下图1-39所示波形图文件。这种用组表示的方法其实就是BUS的使用，这将在6.5节详细介绍。 双击此处也可改变数据显示的格式：二、八、十、十六进制，格雷码显示。 现在观测就容易多了！ 返回目录 4.6目标器件选择之确定目标器件 （1）模拟通过后就可将设计结果编程/下载到目标器件中。但因为前面编译时，是由编译器自动为你的设计选择目标器件并进行管脚锁定的，所以为使设计符合用户要求，将由用户进行目标器件选择和管脚锁定。 EDA-E实验箱上使用的目标器件为ACEX1K系列中EP1K30QC208-2 全称意义：EP1K30QC208-2 Altera公司ACEX1K系列中器件 3万典型门：30*1K（1000） 贴片封装 芯片管脚数 速度等级，单位为ns 4.6目标器件选择之选择方法 （2）器件选择方法： A.菜单“Assign”下选择“Device”项可打开如下图所示的器件选择对话框； B.单击“Device Family”区的下拉按钮，可进行器件系列选择，选择ACEX1K； C.去掉速度等级限制的选择项； D.在器件型号列表区找出目标器件并双击选中。 E.若没有选配的配置器件（EPC2LC20）则点击“OK”按钮完成了目标器件选择功能，否则点击“Device Options…”按钮，进行下面的配置设置。 4.6目标器件选择之选择方法 F.出现右图所示图形，按右图所示选择配置器件EPC2LC20 ，则点击“OK”按钮完成了配置器件选择。返回到器件选择对话框，击点“OK”按钮，这样就完成了所有目标器件设置。 4.6目标器件选择之类型说明 FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。 CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。 （3）PLD类型说明： FPGA CPLD 4.7目标器件管脚锁定之锁定前提 管脚锁定是指将输入/输出信号安排在器件的指定管脚（I/O口）上。在EDA-E实验箱上，目标芯片的引脚定义可采用全开放式和全固定式（免连线方式）