对深的亚微米CMOS技术在高性能的微处理器应用中栅材料的选择11.PDFVIP

2002 秋季 6.720J/3.43J 集成微电子器件 Prof. J. A. del Alamo 设 计 问题 对深的亚微米CM O S技术在高性能的微处理器应用中栅 料的选择 11 13 2002 月 日， 12 2 2002 提交日期：到 月 日， 上课 1．介绍 CMOS N MOSFET n ＋ 在现代的按比例缩小 技术中，对 沟 栅 料的选择是 多晶硅， P MOSFET P ＋ 而 沟 是 多晶硅。随着器件按比例缩小，许多所关心的近似被提出。首先， 栅的电阻增加到开始在宽的器件驱动大的互连线能力中引起显著的延迟。栅电阻随 器件尺寸的减小而增加，这是因为栅长变得越来越短并且由于边缘效应，也就是说 窄的栅线条比宽的栅线条的方块电阻高。 多晶硅栅的第二个问题是即使它们重掺杂，在与氧化层之间有不可忽略的栅电 压降。随着电压的积累和栅氧厚度的减小，栅损失的部分电压变得越来越重要。这个 现象称为 “多晶硅耗尽”。 第三个考虑的是在器件制造中掺杂剂从栅向沟道的扩散。对厚的栅氧，这被有 效的抑止了。随着栅氧越来越薄，避免掺杂剂通过栅氧向沟道的扩散已经成为重要 的工艺约束条件，它最终会影响器件的性能。 所有这些问题针对将来深亚微米一代的按比例减小的CMOS工艺的其它可选择 料的调查。 一个吸引人的方法是难熔的金属栅。金属栅具有非常小的电阻和最小 的RC 时间常数。一个金属栅不会形成如何表面势并且不会降低加在反型层上的电压。 2002 秋季 6.720J/3.43J 集成微电子器件 Prof. J. A. del Alamo 最后，因为金属栅没有掺杂剂，掺杂剂通过栅氧的扩散被消除了。当然也存在许多 问题需要解决：其中包括工艺的兼容性，细线条的精确度以及可靠性。 对一个新的栅工艺的强制的约束是那么严格如果采用一种栅而不是两种栅 （一 种用于n MOSFET而另一种用于p MOSFET ）将大大简化工艺。在一个统一的栅方法 Si n p 中，栅的功函数应当接近 带隙的中间。这似乎会导致在 沟和 沟器件之间性能的最 W 好折衷。接近这个理想的功函数以及许多诱人的工艺特点的 料是钨。 的功函数为 4 .54eV Si 60meV W Si VLSI 。也就是离 带隙中间 的距离。 是难熔的金属，已经广泛用于 1 的接头中。对超薄栅氧，它用作金属栅已经在实验室中进行了验证 。 W CMOS 这个练习是探索 栅 用于高性能逻 应用的潜力。这个新技术与传统的 + + 基于双n /p 多晶硅栅进行比较。这个设计问题说明对高性能微处理器应用中CMOS器 件设计的主要问题。 2 ．设计问题陈述 IC CEO CMOS 0.18um CEO 你被逻 制造公司的 聘任