第二课DSP芯片的基本结构.PDFVIP

第二章 DSP芯片的基本结构 §2.1 总线结构 §2.2 CPU 中央处理单元 §2.3 存储器和I/O空间 §2.4 时钟源模块 §2.5 系统复位 §2.6 程序控制 XCHL 《DSP原理及控制》讲稿 1 §2.1 总线结构 • 内部地址三总线 – PAB ：16位，程序读地址总线 – DRAB ：16位，数据读地址总线 – DWAB ：16位，数据写地址总线 • 内部数据三总线 – PRDB ：16位，程序读数据总线 – DRDB ：16位，数据读数据总线 – DWDB ：16位，数据写数据总线 XCHL 《DSP原理及控制》讲稿 2 •DSP 内部功能模块 – CPU – Flash ROM ：或掩膜ROM ，容量16K字 – RAM • SRAM：单口RAM ，可兼做数据存储器和程序存储器 • DARAM B0区：双口RAM B0 区，可做数据存储器或程 序存储器 • DARAM B1区和 B2 区：双口RAM 的B1 区和B2 区，做数 据存储器 • 存储器映射寄存器：位于数据存储器的顶部，主要做中断 标志寄存器、中断屏蔽寄存器和全局存储器分配寄存器 – 片内外设 – 外部存储器接口 XCHL 《DSP原理及控制》讲稿 3 总线结构图 Flash ROM SARAM B0 B1, B2 存储器映 DARAM DARAM 射寄存器 PAB 外部地址总线 DRAB DWAB PRDB 外部数据总线 DRDB DWDB 外部总线接口 CPU 片内外设 XCHL 《DSP原理及控制》讲稿 4 •流水线操作 由于‘C24X的多总线结构，DSP芯片的程序执行过程中可以同时激活 多条指令，并行处理，此即流水线操作。如下图所示。 第1条 P　　　T　　　D　　　E　　　P　　　T D　　　E P 第2条 P T D E P T D E 第3条 P T D E P T D 第4条 P T D E P T 其中，P为取指令，T为指令译码，D为取操作数，E为执行指令。