高速PCB设计指引之五-Read.PDFVIP

高速PCB 设计指南 奥科电子工作室 高速PCB 设计指南之五 第一篇 DSP 系统的降噪技术 随着高速 DSP （数字信号处理器）和外设的出现，新产品设计人员面临着电磁干扰 （EMI ）日益严重的威胁。早期，把发射和干扰问题称之为EMI 或RFI （射频干扰）。现在 用更确定的词 干扰兼容性”替代。电磁兼容性（EMC ）包含系统的发射和敏感度两方面的 问题。假若干扰不能完全消除，但也要使干扰减少到最小。 果一个DSP 系统符合下面三 个条件，则该系统是电磁兼容的。 1． 对其它系统不产生干扰。 2 ． 对其它系统的发射不敏感。 3 ． 对系统本身不产生干扰。 干扰定义 当干扰的能量使接收器处在不希望的状态时引起干扰。干扰的产生不是直接的（通过导 体、公共阻抗耦合等）就是间接的（通过串扰或辐射耦合）。电磁干扰的产生是通过导体和 通过辐射。很多电磁发射源，如光照、继电器、DC 电机和日光灯都可引起干扰。AC 电源 线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在 高速数字电路中，时钟电路通常是宽带噪声的最大产生源。在快速 DSP 中，这些电路可产 生 达 300MHz 的谐波失真，在系统中应该把它们去掉。在数字电路中，最容易受影响的 是复位线、中断线和控制线。 传导性EMI 一种最明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的 导线可检拾噪声并把噪声送到另外电路引起干扰。设计人员必须避免导线捡拾噪声和在噪声 产生引起干扰前，用去耦办法除去噪声。最普通的例子是噪声通过电源线进入电路。若电源 本身或连接到电源的其它电路是干扰源，则在电源线进入电路之前必须对其去耦。 共阻抗耦合 当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由 两个电路决定。来自两个电路的地电流流经共地阻抗。电路1 的地电位被地电流2 调制。噪 声信号或DC 补偿经共地阻抗从电路2 耦合到电路1。 辐射耦合 经辐射的耦合通称串扰，串扰发生在电流流经导体时产生电磁场，而电磁场在邻近的导体中 感应瞬态电流。 辐射发射 辐射发射有两种基本类型：差分模式 （DM ）和共模 （CM ）。共模辐射或单极天线辐射 是由无意的压降引起的，它使电路中所有地连接抬 到系统地电位之上。就电场大小而言， CM 辐射是比DM 辐射更为严重的问题。为使CM 辐射最小，必须用切合实际的设计使共模 - 1 - 高速PCB 设计指南 奥科电子工作室 电流降到零。 影响EMC 的因数 电压—— 电源电压越高，意味着电压振幅越大而发射就更多，而低电源电压影响敏感度。 频率—— 频产生更多的发射，周期性信号产生更多的发射。在 频数字系统中，当器件开 关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。 接地——对于电路设计没有比可靠和完美的电源系统更重要的事情。在所有EMC 问题中， 主要问题是不适当的接地引起的。有三种信号接地方法：单点、多点和 合。在频率低于 1MHz 时可采用单点接地方法，但不适于高频。在高频应用中，最好采用多点接地。 合接 地是低频用单点接地而高频用多点接地的方法。地线布局是关键的。高频数字电路和低电平 模拟电路的地回路绝对不能 合。 PCB 设计——适当的印刷电路板 （PCB ）布线对防止EMI 是至关重要的。 电源去耦——当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流来 自 di/dt 源的瞬态电流导致地和线迹 发射”电压。 di/dt 产生大范围高频电流，激励部件 和缆线辐射。流经导线的电流变化和电感会导致压降，减小电感或电流随时间的变化可使该 压降最小。 降低噪声的技术 防止干扰有三种方法： 1． 抑制源发射。 2 ． 使耦合通路尽可能地无效。 3 ． 使接收器对发射的敏感度尽量小。 下面介绍板级降噪技术。板级降噪技术包括板结构、线路安排和滤波。 板结构降噪技术包括： * 采用地和电源平板 * 平板面积要大，以便为电源去耦提供低阻抗 * 使表面导体最少 *