高频电路之静电放电防护设计.PDFVIP

下载本文档

2
0
约7.27千字
约 5页
2018-06-06 发布于天津
举报
版权申诉

高频电路之静电放电防护设计.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

高频电路之静电放电防护设计

高頻電路之靜電放電防護設計 (1) 追求更高的工作速度與更優良的電路性能，是高頻及高速積體電路設計不斷努力的方向。根據電晶體理論，當電晶體的尺寸縮小時，可獲得較高的工作頻率，因此在元件製程進入奈米領域之後，隨著縮微 (scaled down)的快速發展，電晶體的操作頻率也得以順利地提昇。然而在奈米製程技術中，電晶體閘極氧化層 (gate oxide)的厚度逐漸變薄，其崩潰電壓也隨之降低，只要幾伏特的靜電電壓便會將閘極氧化層打穿，因此必須設計出適當的靜電放電防護電路(ESD Protection Circuit) ，以避免高頻積體電路遭受靜電放電轟擊而損壞。 1 高頻電路之靜電放電防護設計 (2) 應用於2.4GHz之靜電放電防護設計 應用於60GHz之靜電放電防護設計 2 癲癇治療電子系統 3 適應式神經電流刺激器 Adaptive High-Voltage-Tolerant High Voltage Generator V Stimulator DD VCC High-Voltage-Tolerant 5-Stage Charge Pump VSTB Output Drive Current Driver Level Controller clk clkb R1 Shifter Tapped Buffer + Electrode High Voltage Generator clkr Pulse- - V and Brain VCC 5-stage