vivado设计套件的ultrafast设计方法ug949-赛灵思-xilinx.pdf

UltraFAST 设计方法指南 （适用于 Vivado Design Suite ） UG949 (v2017.4) 2017 年 12 月 20 日UG949 (v2017.4) 2017 年 12 月 20 日 UG949 (v2017.3) 2017 年 11 月 10 日 条款中英文版本如有歧义，概以英文文本为准。 修订历史 下表列出了本文档的修订历史。 2017/12/20: 与 Vivado® Design Suite 2017.4 一起发布，较 2017.32017/12/20: 与 Vivado® Design Suite 2017.4 一起发布，较 2017.3 没有改动。 没有改动。 日期 版本 修订 2017 年 11 月 10 日 2017.3 在第 2 章单板和器件规划中，更新了“配电系统”，在“PCB 设计的具体考虑因素”中添 加了功耗预算技巧，添加了“ 电源供电线合并影响功耗”，并在“器件功耗及整体系统设计 进程”中添加了功耗预算技巧。 在第 3 章设计创建中，更新了“使用寄存器复制”，在“检查调用的逻辑”中添加了 XOR 功能，更新了“平衡延迟”，在“低扇出时钟”中添加了 CLOCK_LOW_FANOUT 技巧，添加 了“使用 CLOCK_LOW_FANOUT 约束”，并更新了“7 系列器件时钟”。 在第 4 章实现中，更新了“策略”并添加了“使用交互式报告文件”。 在第 5 章设计收敛中，更新了“设计基准 (baseline)” ，在“分析并解决时序违规”中添加 了流程框图，在“查看逻辑层次分布”中添加了 -min_level 和 -max_level 选项，在 “提升逻辑层次”中添加了 retiming_forward 和 retiming_backward，更新了“ 减 少控制集”，添加了“利用 group_path 选项确定关键逻辑的优先级”，添加了“在布线之前 修复较大的保持违规问题”，在“策略与指令”中添加了指令提示，并在“为高重用模式选 择增量编译指令”中添加了 Quick 选项。 2017 年 5 月 26 日 2017.1 更新的内容基于新的 Vivado IDE 外观和感觉。 在第 3 章设计创建， “使用寄存器复制”中添加了关于ASYNC_REG 属性的详细信息， 添加了 “ 分解更深的存储器配置，实现功耗与性能平衡 ” ； “ 使用 CLOCK_DEDICATED_ROUTE 约束”中添加了表和已更新的实例；“规划 IP 要求”中添加了 “SelectIO 时钟”，以及 DCP 文件的注解；更新了“报告进出端口的时序”中的实例。 在第 4 章实现，将自上而下的综合流程替换为“块级综合策略”和已更新的“使用增量编 译流程”。 在第 5 章设计收敛，“确认没有时钟遗漏”中更新了属性值；“报告设计分析拥塞报告” 中添加了关于拥塞表格的详细信息，添加了“用块级综合策略提升网表”，并更新了“减少