基于VHDL循环码编译码器（包含编码部分和纠错部分还有译码部分）_精品.docVIP

目录 目录 1 摘要 2 1 引言 3 1.1 课程设计目的 4 1.2 课程设计平台 4 2 应用工具介绍 5 2.1 EDA 技术介绍 5 2.2 VHDL语言介绍 6 2.3 VHDL语言的特点 6 3 设计原理 8 3.1编码器的设计 8 3.2译码器的设计 9 4 设计步骤 11 4.1 VHDL设计流程 11 4.2 系统分析 11 4.3 程序流程分析 12 4.4 程序设计 12 4.5 系统仿真 15 4.6 结果分析 17 5 结束语 18 6 致 谢 19 参考文献 20 基于VHDL语言的循环码编译码器设计 学生姓名： 指导老师： 摘 要 本课程设计设想采用专用集成电路芯片实现循环码编译码器的功能。在本次计中，使用的系统开发平台为Quartus2Ⅱ，硬件描述语言是VHDL。设计方案中，实现了编码，纠错，译码。从循环的原理出发，讨论循环码编译码系统的特点。以一个（7，4） 循环码为例，使用硬件描述语言VHDL 对该系统进行了设计，能实现循环码以及一位错码的纠错译码。依据设计方案和设计平台完成了程序编写和程序调试，通过运行程序及时序波形的仿真有效验证了设计的正确性，初步实现了设计目标。 关键词 专用集成电路；VHDL；循环码编译码器；Quartus2Ⅱ Abstract The course is designed ASIC chip envisaged cyclic codes codec functions. In this account, the use of the system development platform for Quartus2 Ⅱ, hardware description language VHDL. Design, the realization of the coding, error correction, decoding. From the cycle of principle, to discuss the characteristics of cyclic code encoding and decoding system. A (7,4) cyclic code, for example, using hardware description language VHDL design of the system, to achieve the cyclic code and a decoding error correction codes. Design and design platform based on the completion of the programming and debugging, and timing waveforms by running the simulation program effectively validate the correctness of the design, the initial realization of the design goal. 1 引言 循环码是在严密的代数学理论基础上建立起来的，是线性分组码的一种。这种码的编码和解码设备都不太复杂，而且纠错的能力较强。顾名思义，循环码除具有线性码的一般性质之外，还具有循环性，即任一码组循环一位以后，仍为 该码中的一个码组。在代数编码理论中，为了便于计算，经常将循环码表示成码多项式的形式，设码组为 a= (an-1an-2...a1a0)，则码多项式定义如下： T (X) =an-1x +an-2x +...+a1x+a0在循环码除全 “ 0”码组外，再没有连续 k 位均为 “ 0”的码组，即连“0”的长度最多只有 (k-1) 位。否则，在经过若干次循环移位后将得到一个 k 位信息位全为“0”，但监督位不全为“0”的一个码组。因此，g (x) 必须是一个常数项不为“0”的 (n-k) 次多项式，而且这个 g (x) 还是这种 码中次数为 (n-k) 的唯一一个多项式。称这唯一的 (n-k) 次多项式g(x) 为码的生成多项式。一旦确定了 g (x)，则整个 (n，k) 循环码就被确定了。由此，可以写出循环码的生成矩阵 G通常这时得到的循环码的生成矩阵不是典型矩阵，可通过线性变换转为典型矩阵，则循环码组可写成： T (X) = ［an-1 an-2 ...an-k］ G (X) G (X) = ［an-1 x +an-2 x +...+an- (k-1) x+a ］ .g (x)所有的码组多项式 T (X) 都可被 g (x) 整除，而且任意一个次数不大于 （k-1项式乘 g (x) 都是码