VHDL延时语句的综合算法研究.docVIP

VHDL延时语句的综合算法研究 第32卷 正32 第4期 4 计算机工程 ComputerEngineering 2006年2月 February2006 ? 1掌士论文?文章缡号1000~3428(2llll6)ll4--00I5—03文献标识码IA中明分类号:TP311 VHDL延时语句的综合算法研究 程利新,石蜂 (北京理_I:人学信息科学技术学院计算机科学工程系,北京100081) 捕要:为了使得综合系统能够自动综合经设计迭代后由反向标ff得到的时序信息,同时提高综合结果与模拟结果的时序一致性,对作为 时序信息载体的延时语句的综合方法进行r研究,将延时语句考虑为延时约束,井提出了相应调度模型D..IC—DFG及其删度算法.采用启 发式机制使得调度算沾的解牢问搜索过程具有跳H:局部最优的能力,此算法可在多项式时间复杂度下得到全局最优调度解.实验结果表明, 该制度算法仅能够有效综合延时语句,使得综合结果能够与模拟结果达到较好的一致,而且提供了一种给出延时约束的方便手段,减少 r综合过程中的人亡干预,极大地提高了世计嫂率 关健词:高级综合;解空间;凋度;延时约束 ResearchonSynthesisAlgorithmofDelayStatementsinVHDL CHENGLixin.SHIFeng (DepartmentotComputerScienceandEngineering,SchoololInformationScienceandTechnology,BeijinginstituteofTechnology,Beijing10008 [Abstract]Thispaperresearchesthesynthesismethodologyofdelaystatementsformakingthebackingmarkedtiminginformationthatisgotten fromdesigniterationpasscanbeautomaticallysynthesizedaswellasthetimingconsistencybetweensynthesisresultandsimulationresultcanbe improved,andpresentsanewschedulingalgorithm.Thisalgorithmconsidersthedelaystatementsasdelaytimeconstraints.Schedulingdala structure:DTC— DFG(delaytimeconstrainteddataflowgraph)isconstructedandscheduledAheuristicmethodispresentedfortheschedl:ig algorithmtOjumpoutlocaloptimizationandreachglobaloptimizationinpolynomialtimecomplexityExperimentresultsshowthatdelay statementscanbeefficientlysynthesizedbytheschedulignalgorithmpresented,atthesametime,thesynthesisresultandsimulationresultcanbe moreconsistentintiming.Andaconvenientlneanshasbeenpresentedtosettintingconstraints.thusthemanualinteruptioninsynthesiscanbe decreased;thedesignefficiencycanbeimprovedgreatly [Keywords]Highlevelsynthesis;Solutionspace;Scheduling;Delaytinleconstraints 以高级综合为的的设计方法近年来已经成为ASIC设 计方法的主流0.随着亚微米和深亚微米工艺日渐成为设计 主流工艺,面向亚微米和深亚微米工艺的高级综合方法逐渐 成为EDA研究的重点和难点l 在综合过程|IJ存在多次综合迭代,将完成综合的源设计, 经反向标注物理时延信息后再次进行综合J.由于行为描述 的工艺无关性.使得高级综合无法控制底层时序,因此在面 『H】微米和深亚微米的高级综合中,设汁迭代(design iteration)过程难以收敛.物理时延信息经反向标注后,反映 存硬件描述语言中即为各类延时语句,而通常意义下硬件捕 述语占中的延迟语句只能用于模拟,无法参与综合过程…, 故此反向标注的时序信息只能由人工方式以时序约束的形式 加入到综