通信基本rs触发器.pptVIP

 触发器（Flip Flop，简写为FF）是具有记忆功能的单元电路，由门电路构成，专门用来接收存储输出0、1代码。 它有双稳态、 单稳态和无稳态触发器（多谐振荡器）等几种。 上升沿、下降沿触发器和高电平、 低电平触发器。 一、电路组成 1. 状态表 二、同步 JK 触发器 T触发器特性方程： 与JK触发器的特性方程比较，得： 电路图 状态图 时序图 在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T＇触发器。 特性表 逻辑符号 2、JK触发器→T＇触发器 T ＇触发器特性方程： 与JK触发器的特性方程比较，得： 电路图 变换T＇触发器的特性方程： 状态图 时序图 3、D触发器→T触发器 * * 基本RS触发器 同步触发器 边沿触发器 维持阻塞D触发器 (又称维阻D触发器) 第5章 触发器 §5.1 概述 触发器的两个特点 它有两个稳定状态，“0”和“1”。 在输入信号作用下，两个稳态可相互转换。 RS、 JK、D、T和T′型触发器 基本、 同步、主从、维持阻塞和边沿型触发器 按功能分 按结构分 按触发方式分 触发器的逻辑功能的描述 状态表 特征方程式 状态转换图 激励表 波形图 它由两个与非门（或者或非门）的输入和输出交叉连接而成，如图5.2.1所示，有两个输入端R和S（又称触发信号端）；R为复位端，当R有效时，Q变为0，故也称R为置0端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。当Q=1，Q =0； 反之亦然。 §5.2 基本RS触发器  （a） 逻辑图; （b） 逻辑符号； （c） 逻辑符号 图5.2.1 基本RS触发器 触发器有两个稳定状态。Qn为触发器的原状态（现态），即触发信号输入前的状态； Qn+1为触发器的新状态（次态），即触发信号输入后的状态。 其功能可采用状态表、特征方程式、逻辑符号图以及状态转换图、波形图或称时序图来描述。 二、 功能分析 1 1 保持不变 0 0 1 1 1 1 置1 1 0 1 0 0 1 置0 0 0 0 1 × 1 不定 × 0 0 0 Qn+1 Qn R S 逻辑功能 输出 输 入 表5.2 状态表 根据表5.2画出卡诺图如图5.2.2所示， 化简得：  2. 特征方程式 R+S=1 (约束条件) 图5.2.2 卡诺图 如图5.2.3所示， 画图时应根据功能表来确定各个时间段Q与Q的状态。 图5.2.3 波形图 3、 波形图 1. 电路组成 一、同步RS触发器 同步RS触发器的电路组成如图5.3.1所示。图中, RD 、 SD、是直接置0、置1端，用来设置触发器的初状态。 2. 功能分析 同步RS触发器的逻辑电路图和逻辑符号如图5.3.1所示。 §5.3 同步触发器 图5.3.1 同步RS触发器（a） 逻辑电路; （b） 逻辑符号 代入基本RS触发器的特征方程得：  Qn+1=S+ Qn R·S=0 (约束条件) Q RCP 当CP=0， R′=S′=1时，Q与 保持不变. 当CP=1， R′= ,S′= ， SCP R 保持 置1 置0 不定 Qn 1 0 × 0 0 0 1 1 0 1 1 1 1 1 1 功能 Qn+1 R S CP 同步RS触发器的CP脉冲、R、S均为高电平有效，触发器状态才能改变。与基本RS触发器相比，对触发器增加了时间控制,但其输出的不定状态直接影响触发器的工作质量。  表5.3.1 功能表 主要特点 波形图 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 图5.3.2 同步JK触发器（a） 逻辑电路; （b） 逻辑符号 1、 电路组成 SD  按图5.3.2(a)的逻辑电路，同步JK触发器的功能分析如下： 当CP=0时，R=S=1，Qn+1=Qn触发器的状态保持不变。 当CP=1时，将