电子钟综合设计报告.docVIP

计算机科学与工程学院 综合设计详细指导说明 综合设计名称： 系统平台综合设计 设计题目： 数字钟的设计 学生专业、班级： 指导教师（职称）： 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 通过本次设计，要求同学们掌握数字钟的工作原理、设计方法，完成简单数字电路的设计；复习巩固逻辑电路及时序电路相关原理、应用知识；进一步学习、掌握各种常用芯片的逻辑功能及使用方法；学习计数器级联设计、数字系统的设计、测试方法。 二、设计要求 （1）设计指标 以12/24小时计时制显示时、分、秒；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行报时（选做）。 （2）设计要求 画出电路原理图； 元器件及参数选择； 系统设计、调试与分析。 （3）制作要求 1-4人为一个小组，设计、装配系统，完成设计题目，并能发现问题和解决问题。 （4）编写设计报告 依照给定模板完成设计报告，要求体现自己的工作、收获和思考。 三、原理框图 1．数字钟的构成 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字钟主要由5个部分构成： 1）晶体震荡电路加分频器，产生1Hz的方波信号； 2）计数器级联，构成12/24、60计数器； 3）显示电路，主要由LED段码管和译码启动电路构成； 4）校时、校分电路，用于设置正确的时间； 5）报时电路。 数字钟组成框图 2．晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 CMOS 晶体振荡器（仿真电路） 3．时间计数电路 一般采用10进制计数器（如74HC290、74HC390、74?LS90等）来实现时间计数单元的计数功能。以74HC390为例，其内部逻辑框图如下，它是一个双2-5-10异步计数器，每一计数器均有一个异步清零端（高电平有效）。 秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。 秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图　２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。 十进制-六进制转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。 （d）十二进制电路 另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。 290和90芯片都只有一组2-5计数器，设计思路和390类似。 4．译码驱动及显示单元电路 本次设计我们要用的输出设备LED数码管是共阴连接的，所以在选择译码驱动芯片时要选用对应