s波段频率合成器.doc

摘要 频率源的性能在很大程度上影响了很多电子设备和系统的指标。而数字锁相源是实现高性能指标频率源的一种重要方法。在这样的背景下，本课题对低相位噪声微波锁相源的设计理论和工程实践进行了研究。 本文采用锁相原理设计S波段频率合成器。首先对锁相环路的工作原理和基本组成部分进行了简单的介绍，然后介绍了噪声分析和所用器件。最后给出了鉴相器ADF4106，无源比例环路滤波器和压控振荡器SMV3460A构成的锁相频率合成器的方法和实验测试结果，实现了3.3G输出， -100dBc/Hz@10KHz的低相噪。 关键字：锁相环路，频率合成器，相位噪声 ABSTRACT High performance frequency synthesizer is absolutely necessarily technique that ensure modern electronic system to achieve high performance, and Phase-locked technique is one of important technique to realize high performance frequency synthesizer. Therefore, the subject is to study the design theory and engineering realization of the low phase-noise phase locked source in microwave band. In this paper, a PLL frequency synthesizer working in S band and based on theory of phase lock is designed. At fist, we review the basic of phase lock loop and its constituent part, then introduce noise analysis and devices which were used. Finally we introduced the method that use phase detector ADF4106，inactive loop filter and voltage controller oscillator SMV3460A and provided the experimental test result of this low phase noise PLL frequency synthesizer with output of 3.3G, and phase noise of -100dBc/Hz@10KHz. Key Words: phase lock loop, frequency synthesizer, phase noise 目录 第1章 引言 1 1.1 频率合成器概述 1 第2章 锁相环的基本原理 3 2.1 锁相环基本原理 3 2.1.1 相位关系描述 3 2.1.2 捕获过程 5 2.1.3 锁定状态 6 2.2 环路的组成 7 2.2.1 鉴相器(PD) 7 2.2.2 环路滤波器 9 2.2.3 压控振荡器 12 2.3 环路的线性化分析 14 2.3.1 环路的动态方程 14 2.3.2 一阶锁相环路的捕获、锁定与失锁 15 2.3.3 锁相环的线性相位模型和传递函数 18 2.4 锁相环的噪声分析 19 2.4.1 相位噪声模型 20 2.4.2 锁相环的噪声分析 21 2.4.3 噪声的计算 24 2.5 杂散及其产生的原因 25 2.6 环路捕获性能 26 2.7 环路的稳定性 26 第3章 方案及指标分配 29 3.1 设计方案 29 3.2 鉴相器参数设置 30 3.3 噪声的计算 32 3.4 环路滤波的设计 32 3.5 单片机设置 34 3.6 MPLAB IDE软件 36 3.7 压控振荡器 37 3.8 稳压块 39 3.9 总体方案结果 40 第4章 测试结果 42 4.1 S波段锁相源的实物照片如下图所示 42 4.2 S波段取样锁相源的测试框图 42 4.3 锁相源的测试结果 42 结束语 44 致谢 47 附录 48 附录一：程序 48 外文资料原文 53 外文资料译文 61 引言 频率合成器概述 将一个(或多个)基准频率变换为另一个(或多个)所需频率的技术称为“频率合成技术”，一般基准频率是非常精确的，其输出频率在一定范围内可选择，即频率合成器是一种高质量的信号源，是由一个基准频率产生许多频率输出的一种高质量信号发生器。频率合成技术是无线电