- 1、本文档共44页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第二篇:硬件结构-bus宣讲培训.ppt
3.5 厦门大学 软件学院 数据 (2) 同步式数据输出 T1 总线传输周期 T2 T3 T4 时钟 地址 写 命令 Logo Logo 计算机组成原理 主讲人:张海英 时 间:2013-2014学年第二学期 厦门大学国家示范性软件学院 目录 概论 1 硬件结构 2 中央处理器 3 控制单元 4 厦门大学 软件学院 第二篇 硬件结构 第三章 Diagram 2 系统总线 Diagram 2 第五章 存储器 第四章 输入输出系统 厦门大学 软件学院 第三章 总线的基本概念 3.1 Diagram 2 总线的基本概念 总线的分类 总线特性及性能指标 Diagram 2 3.2 3.3 3.4 总线结构 3.5 总线控制 厦门大学 软件学院 厦门大学 软件学院 3.1 总线的基本概念 一、为什么要用总线 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线, 是 各个部件共享的传输介质 串行 并行 3.1 厦门大学 软件学院 四、总线结构的计算机举例 1. 面向 CPU 的双总线结构框图 中央处理器 CPU I/O总线 M 总 线 主存 I/O接口 I/O 设备1 I/O 设备2 … … I/O接口 I/O接口 I/O 设备n 3.1 厦门大学 软件学院 2. 单总线结构框图 单总线(系统总线) CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 … I/O 设备n I/O接口 … 3.1 厦门大学 软件学院 3. 以存储器为中心的双总线结构框图 系统总线 主存 CPU I/O接口 I/O 设备1 … I/O 设备n I/O接口 … 存储总线 3.2 厦门大学 软件学院 3. 通信总线 串行通信总线 并行通信总线 传输方式 用于 计算机系统之间 或 计算机系统 与其他系统(如控制仪表、移动通信等) 之间的通信 厦门大学 软件学院 3.3 总线特性及性能指标 CPU 插板 主存 插板 I/O 插板 一、总线物理实现 BUS 主板 3.3 厦门大学 软件学院 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、 总线特性 尺寸、形状、管脚数 及 排列顺序 传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系 3.3 厦门大学 软件学院 三、总线的性能指标 1. 总线宽度 2. 标准传输率 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标 数据线 的根数 每秒传输的最大字节数(MBps) 同步、不同步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 负载能力 并发、自动、仲裁、逻辑、计数 3.3 厦门大学 软件学院 ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB 模块 系统 总 线 标 准 四、总线标准 系统 模块 标 准 界 面 3.3 厦门大学 软件学院 三、总线的性能指标 厦门大学 软件学院 3.4 总线结构 一、单总线结构 单总线(系统总线) CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 … I/O 设备n I/O接口 … 3.4 厦门大学 软件学院 1. 双总线结构 具有特殊功能的处理器, 由通道对I/O统一管理 I/O接口 设备n … … I/O接口 设备0 CPU 主存 主存总线 I/O总线 二、多总线结构 3.4 厦门大学 软件学院 2. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n 高速外设 I/O接口 I/O接口 I/O接口 … … 3.4 厦门大学 软件学院 3. 三总线结构的又一形式 局域网 系统总线 CPU Cache 局部总线 扩展总线接口 扩展总线 Modem 串行接口 SCSI 局部I/O控制器 主存 3.4 厦门大学 软件学院 4. 四总线结构 多媒体 Modem 主存 扩展总线接口 局域网 SCSI CPU 串行接口 FAX 系统总线 局部总线 高速总线 扩展总线 图形 Cache/桥 3.4 厦门大学 软件学院 2. VL-BUS局部总线结构 33 MHz的32位数据通路 系统总线 ISA、EISA 多媒体
您可能关注的文档
最近下载
- 广汽集团公司2010年度财报.pdf
- HEIDENHAIN海德汉TNC640 (34059x-10) Cycle Programming用户手册.pdf
- 2024年机电安装工程行业分析报告及未来五到十年行业发展趋势报告.docx
- 2022年长春市朝阳区工会系统招聘考试试题及答案解析.docx VIP
- 《大数据架构与设计》实践报告-网易云音乐大数据系统构建.docx VIP
- 仓储物流园及配套基础设施项目可行性研究报告-立项备案.doc VIP
- 城乡环卫保洁投标方案.doc
- 2022年1月吉林省长春市工会系统招聘考试《工会基础知识》试卷及答案.pdf VIP
- 2023年上海海洋大学计算机科学与技术专业《计算机网络》科目期末试卷A(有答案).docx VIP
- [高清书籍]威尼斯商人.PDF
文档评论(0)