[信息与通信]第2章 EDA设计流程及其工具.pptVIP

EDA原理与应用 原理图输入方式： 利用EDA工具提供的图形编辑器以原理图的方式进行输入，原理图由逻辑器件和连接线构成。 原理图输入方式比较容易掌握，直观且方便，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。设计方式接近于底层电路布局，因此容易控制逻辑资源的耗用，节省面积。 然而原理图输入法的优点同时也是它的缺点： ①随着设计规模的增大，设计的易读性迅速下降，对于图中密密麻麻的电路连线，极难搞清电路的实际功能； ②一旦完成，电路结构的改变将十分困难，因而几乎没有可再利用的设计模块； ③综合优化的空间很小，不能实现自顶向下设计； ④移植困难、入档困难、交流困难、设计交付困难，因为不可能存在一个标准化的原理图编辑器。 状态图输入方式： 根据电路的控制条件和不同的转换方式，以图形的方式表示状态图进行输入。在EDA工具的状态图编辑器上绘出状态图，填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDL程序。 软IP是用HDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些功能。 软IP通常是以硬件描述语言HDL源文件的形式出现，应用开发过程与普通的HDL设计也十分相似。 软IP的设计周期短，设计投入少。 由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP的灵活性和适应性。 软IP的弱点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软IP修正，在性能上也不可能获得全面的优化。 固IP是完成了综合的功能块。 它有较大的设计深度，以网表文件的形式提交客户使用。 如果客户与固IP使用同一个IC生产线的单元库，IP应用的成功率会高得多。 硬IP提供设计的最终阶段产品——掩模。 随着设计深度的提高，后续工序所需要做的事情就越少，当然，灵活性也就越小。 不同的客户可以根据自己的需要订购不同的IP产品。 由于通信系统越来越复杂，PLD的设计也更加庞大，这增加了市场对IP核的需求。各大FPGA/CPLD厂家继续开发新的商品IP，并且开始提供“硬件”IP，即将一些功能在出厂时就固化在芯片中。 标题栏 标题栏中显示当前工程的路径和工程名。 菜单栏 菜单栏主要由文件（File）、编辑（Edit）、视图（View）、资源分配（Assignments）、操作（Processing）、窗口（Window）和帮助（Help）等下拉菜单组成。 工具栏 工具栏中包含了常用命令的快捷图标。 资源管理窗口 资源管理窗口用于显示当前工程中所有相关的资源文件。 2.4.2 Max+plus II软件的用户界面（续1） 2.4.2 Max+plus II软件的用户界面（续2） 工程工作区 当Max+plus II实现不同的功能时，此区域将打开对应的操作窗口，显示不同的内容，进行不同的操作，如器件设置、定时约束设置、编译报告等均显示在此窗口中。 编译状态显示窗口 此窗口主要显示模块综合、布局布线过程及时间。 信息显示窗口 该窗口主要显示模块综合、布局布线过程中的信息，如编译中出现的警告、错误等，同时给出警告和错误的具体原因。 2.4.3 Max+plus II的开发流程 利用Max+plus II软件进行工程设计可以分为以下四个步骤： （1）输入设计文件； （2）编译设计文件； （3）仿真设计文件； （4）编程下载设计文件。 输入设计文件 Max+plus II软件的输入法有： 1）原理图输入方式 2）文本输入方式（如VHDL、Verilog HDL） 3）模块输入方式 4）第三方EDA工具产生的文件 5）混合使用以上几种设计输入方法进行设计 输入设计文件 任何一项设计都是一项工程，都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。 此文件夹不要设在计算机的已有安装目录中，更不要将工程文件直接放在安装目录下。 文件夹不能用中文名，最好也不用数字。 编译设计文件 分步编译就是使用对应命令分步执行对应的编译环节，每完成一个编译环节，生成一个对应的编译报告。分步编译跟全编译一样分为四步： 1、分析与综合（Analysis Synthesis） 分析和检查输入文件是否有错误， 2、适配（Fitter）完成设计逻辑器件中的布局布线、选择适当的内部互连路径、引脚分配、逻辑元件分配等， 编译设计文件 3、编程（Assembler） ：产生多种形式的器件编程映