3gpp turbo码swmaxlogmap算法译码器ip核的设计与实现 word格式.docxVIP

3gpp turbo码swmaxlogmap算法译码器ip核的设计与实现 word格式.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
3gpp turbo码swmaxlogmap算法译码器ip核的设计与实现 word格式

要本文主要研究了3GPP协议规定的Turbo码编码方案,完成了SW-Max-Log-Map算法的Turbo码译码器IP核的设计和实现。介绍了Turbo 码的两大类译码算法。在此基础上,给出了Turbo 码SW-Max-Log-Map 译码算法的浮点和定点仿真性能分析。根据定点仿真模型确定的硬件设计参数,本文完成了SW-Max-Log-Map算法的Turbo码译码器IP核的设计和验证,详细阐述了Turbo码译码器IP核的硬件实现结构。分别详细讨论了各子模块的功能及实现,特别给出了交织器和SW-Max-Log-Map 核心译码模块的硬件实现方案,完成了译码器各级子模块和顶层模块的RTL级设计,并对所有模块进行了功能仿真。最后按照“TOP-DOWN”的策略完成了译码器的逻辑综合和静态时序分析。Turbo码译码器IP核的验证结果表明该设计满足3GPP标准。Turbo码的译码过程计算量巨大,因此,采用传统的方法实现将面临译码延时大的难题。与传统方法相比,本文在译码器的硬件设计实现时,采用了滑窗技术,引入了乒乓buffer 的机制,使交织地址计算和迭代译码过程同时进行,大大减少了译码延时和硬件资源的消耗。同时,在设计中还加入了流水线技术,进一步提高了译码速度。关键词:Turbo码IP核3GPPSW-Max-Log-Map滑窗IPCore Design and Implementation of3GPPTurbo Code Decoderwith SW-Max- Log-MapAlgorithmABSTRACTThispaperanalyzestheTurbocodeencodeschemeof3GPPspecification.TheIP core design and implementation of Turbo code decoder have been presented.ThepaperintroducestwoclassicaldecodealgorithmsofTurbocode.Baseonit,the analysisoffloatandfixedmodelswithSW-Max-Log-Map algorithmfor Turbo code decoder are given.ParametersofTurbocodedecoderhardwaredesignareaffirmedaccordingtothe fixed models, the paper fulfills the IPcore designand verification ofTurbo code decoder.It discussestheTurbocodedecoderdesignstrategyandhardwarestructure,analyzesthe sub-modules,especiallytheinterleaverandSW-Max-Log-Mapalgorithmdecodeunit.The topmoduleandallsub-modulesofTurbodecoderaredesignedatRTLlevel.Allthe modulesfunctionshavebeenverifiedbysimulation.Based“TOP-DOWN”rule,the synthesisandstatictiminganalysisofdecoderIPcorehavebeendone.Theverification outputs ofTurbo code decoder satisfy the 3GPPstandards.DuetothecalculationscomplexityofTurbocodedecoder,thetraditionalmethods havedifficultiestosolvetimedelayproblem.Comparingtothese,thispaperadoptsthe slidewindowtechnologyandping-pongbufferwhichmaketheinterleaveraddress calculationanddecodingprocessparallel,sothehardwareresourcesanddecodingtime havebeenreduced.Inaddition,thepipelinetechnologyhasbeenintroducedintothe design, it can increases the decoder speed more.Keywords : Turbo CodeIPCore3GPPSW-Max-Log-MapS

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档