单片机原理及接口技术艾学忠8节.pptVIP

* SPI总线连接示意图 SPI 接口由MOSI（主器件数据输出、从器件数据输入），MISO （主器件数据输入、从器件数据输出），SCLK（串行移位时钟信号，由主器件产生），/SS?（从器件使能信号，由主器件控制）四种信号构成，/SS?决定了唯一的与主设备通信的从设备，如没有/SS?信号，则只能存在一个从设备，主设备通过产生移位时钟来发起通讯。对于SPI接口从器件来说，数据在时钟的上升或下降沿由MISO输出，在紧接着的下降或上升沿由MOSI 读入，这样经过8/16 次时钟的改变，完成8/16 位数据的传输。 8.3.2 SPI总线时序 最常用的时钟设置基于时钟极性（CPOL）和时钟相位（CPHA）两个参数，CPOL定义SPI串行时钟的活动状态，而CPHA定义相对于MISO数据位的时钟相位。CPOL和CPHA的设置决定了数据取样的时钟沿。 CPOL=0，串行同步时钟的空闲状态为低电平；CPOL=1，串行同步时钟的空闲状态为高电平。CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。 8.3.3 SPI总线数据传输过程 假设主模块8位寄存器装的是待发送的数从模块8位寄存器装的是待发送的数上升沿发送、下降沿接收、高位在前。那么第一个上升沿来的时候，MOSI =1，主模块寄存器=0101010x，MISO=0，从模块寄存器=1010101x。下降沿到来的时候，MISO上的电平将锁存到主模块寄存器的最低位，主模块寄存器=0101010 MISO，MOSI上的电平将锁存到从模块寄存器的最低位，从模块寄存器=0101010 MOSI，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次，就完成里一个SPI时序。 8.3.3 SPI总线数据传输过程 时钟脉冲 主模块SBUFF 从模块SBUFF MISO MOSI 001010101 0 0 1上 0101010x 1010101x 0 1 1下10101011 0 1 2上 1010100x 0101011x 1 0 2下01010110 1 0 3上 0101001x 1010110x 0 1 3下10101101 0 1 4上 1010010x 0101101x 1 0 4下01011010 1 0 5上 0100101x 1011010x 0 1 5下10110101 0 1 6上 1001010x 0110101x 1 0 6下01101010 1 0 7上 0010101x 1101010x 0 1 7下11010101 0 1 8上 0101010x 1010101x 1 0 8下10101010 1 0 SPI操作数据传输示例 8.3.4 SPI总线器件接口实例 ——单片机与12位A／D芯片TLC2543接口 TLC2543是TI公司的产品。它是具有11个模拟输入通道的串行A／D转换器，采样精度达12位，外接串行时钟最高频率可达4.1MHz，能满足多数较高精度、多通道数据采集的要求。其主要性能如下： （1）具有11个模拟输入通道 （2）具有66ksps的采样速率 （3）最大转换时间为10μs （4）线性度误差最大为±1 LSB （5）具有低供电电流（典型值1mA） （6）掉电模式电流4μA 8.3.4 SPI总线器件接口实例 ——单片机与12位A／D芯片TLC2543接口 TLC2543引脚排列 TLC2543与单片机接口的硬件电路 引脚 符号 功能 1～9, 11,12 Ain0～Ain10 模拟输入端，由内部多路器选择。对4.1 MHz的I/O CLOCK，驱动源阻抗必须≤50 。 15 /CS 片选端。/CS由高到低变化将复位内部计数器，并控制和使能DATAOUT，DATA INPUT及I/O CLOCK；/CS由低到高的变化，将在一个设置时间内禁止DATA INPUT和I/O CLOCK。 17 DATA INPUT 串行数据输入端。串行数据以MSB为前导，并在I/O CLOCK的前4个上升沿移人4位地址，用来选择下一个要转换的模拟输入信号或测试电压；之后I/O CLOCK将余下的几位依次输入。 16 DATAOUT A/D转换结果3态输出端。/CS为高时，该引脚处于高阻状态；/CS为低时，该引脚由前—次转换结果的MSB值置成相应的逻辑电