EDA实验四.docVIP

IP核 实验报告 一、波形发生器的的原理图 二、系统工作原理 正弦波信号发生器的结构由4部分组成：计数器或地址发生器（6位）；正弦信号数据ROM（6位地址线，8位数据线），含有64个8位数据VHDL顶层设计；8位D/A。 顶层文件Singt。Vhdl在FPGA中实现，包含两个部分：ROM的地址发生器，由6位计数器担任；正弦数据ROM，由LPM ROM模块构成；LPM_ROM底层是FPGA中的EAB或M9K等模块。地址发生器的时钟CLK的输入频率f0下每周期的波型数据点数，以及D/A输出的频率f的关系是：f=f0/64。 三、定制初始化数据文件 四、计数器的设计 1、程序设计 LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY lpm; USE lpm.all; ENTITY CNT6 IS PORT ( clock : IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR (5 DOWNTO 0) ); END CNT6; ARCHITECTURE SYN OF cnt6 IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (5 DOWNTO 0); COMPONENT lpm_counter GENERIC ( lpm_direction : STRING; lpm_port_updown : STRING; lpm_type : STRING; lpm_width : NATURAL ); PORT ( clock : IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR (5 DOWNTO 0) ); END COMPONENT; BEGIN q = sub_wire0(5 DOWNTO 0); lpm_counter_component : lpm_counter GENERIC MAP ( lpm_direction = UP, lpm_port_updown = PORT_UNUSED, lpm_type = LPM_COUNTER, lpm_width = 6 ) PORT MAP ( clock = clock, q = sub_wire0 ); END SYN; 2、生成原理图 3、定制LPM-ROM元件 五、波形数据ROM的设计 1、程序设计 LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY altera_mf; USE altera_mf.all; ENTITY ROM2729 IS PORT ( address : IN STD_LOGIC_VECTOR (5 DOWNTO 0); clock : IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); END ROM2729; ARCHITECTURE SYN OF rom2729 IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0); COMPONENT altsyncram GENERIC ( clock_enable_input_a : STRING; clock_enable_output_a : STRING; init_file : STRING; intended_device_family : STRING; lpm_hint : STRING; lpm_type : STRING; numwords_a : NATURAL; operation_mode : STRING; outdata_aclr_a : STRING; outdata_reg_a : STRING; widthad_a : NATURAL; width_a : NATURAL; width_byteena_a : NATURAL ); PORT ( clock0 : IN STD_LOGIC ; address_a : IN STD_LOGIC_VECTOR (5 DOWNTO 0); q_a : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); END COMPONENT; BEGIN q = sub_wire0(7 DOWNTO 0); altsyncram_component :