可编程逻辑器件开发应用数字电子钟.docVIP

常州信息职业技术学院 可编程逻辑器件开发应用 综合项目设计报告 2012 — 2013 学年 第 二 学期 项目： 数字电子钟的设计与实现 班级： 学号： 姓名： 授课教师： 制定日期： 2012 年 06 月 08 日 项目设计报告要求 1、总体设计 （1）分频模块：可以得到正常的秒信号。 （2）校时模块：根据当前是否是校时状态，通过按三个键分别对时、分、秒进行校对。（如：按校秒键一次，秒加1，按2次，秒加2…） （3）计时模块：进行时、分、秒计数处理。 （4）报时模块：每个整点响几声，（中午12点时未能播放一端音乐）。 数字电子钟的系统功能框图 数码管扫描显示模块 ↑ 时计数器 ← 分计数器 ← 秒计数器 计时处理模块 ↑ ↓ 报时模块 ← 主 控 模 块 ← 分频模块 ↑ ↑ ↑ 系统清零和暂停/开始 正常/校时模式选择 校时模块 2、软件设计 分频模块 ：得到正常的信号；键盘去抖动。 clk_24MHz ：基本时钟信号输入 sec_narmal: 周期为1S的信号输入 module divclk(clk_24MHz,sec_narmal,clk_50Hz); input clk_24MHz; output sec_narmal,clk_50Hz; reg[23:0] count_n; reg[17:0] count_50Hz; reg sec_narmal,clk_50Hz; always@(negedge clk_24MHz) begin count_n=count_n+1; if(count_n==24 begin count_n=24h0; sec_narmal=~sec_narmal; end end always@(negedge clk_24MHz) begin count_50Hz=count_50Hz+1; if(count_50Hz==18d240000) begin count_50Hz=18h0; clk_50Hz=~clk_50Hz; end end endmodule 校时模块： keysel :校时状态/正常计时状态选择键输入 key_s: 校秒信号选择键输入 key_m：校分信号选择键输入 key_h: 校时信号选择输入 sec_narmal: 周期为1S的信号输入 进入校时状态，通过按三个键分别对时、分、秒进行校对。按键每按一次、加1. module modify(clk_50Hz,keysel,key_s,key_m,key_h,min2); input clk_50Hz; input keysel; input key_s,key_m,key_h; output[23:0] min2; reg key1,key2,key3; reg[23:0] min_2; always@(negedge clk_50Hz) begin if(!keysel) begin key1=key_s; key2=key_m; key3=key_h; end end always@(negedge key1) begin min_2[3:0]=min_2[3:0]+1; /秒的校时/ if(min_2[3:0]==4ha) begin min_2[3:0]=4h0; /秒的个位0-9/ min_2[7:4]=min2[7:4]+1;/秒的十位0-6/ if(min_2[7:4]==4h6) min_2[7:4]=4h0; end end always@(negedge key2) begin