第二十一章IIS总线概述方框图-Read.PDFVIP

第二十一章 IIS 总线 概述 目前，许多数字音响系统以压缩磁盘如数字磁带、数字声音处理器、数字电视 的形式在市场上吸引着非常多的消费者。S3C2410 的内部IC 声音总线(IIS)接口可 以用于实现与微盘和便携式应用的外部8/16 位立体声CODEC IC 的CODEC 接口。 IIS 总线接口正常IIS 总线数据格式和MSB-justified 数据格式，提供基于FIFO 的 DMA 传输模式而不是中断模式。它既支持半双工传输也支持全双工传输。 方框图 功能描述 总线接口、寄存器区和状态机BRFC ：总线逻辑和FIFO 入口由状态机控制。 5 位双预定标器(IPSR):一个预定标器用于IIS 总线接口的主机时钟发生器，另一 个用于外部CODEC 时钟发生器。 64 字节FIFO(TxFIFO and RxFIFO):发送数据时，数据写入TxFIFO，接收数据 时，数据从RxFIFO 读出。 主机IISCLK 发生器SCLKG:主机模式下，串行位时钟有主机时钟产生。 通道发生器和状态机CHNC: IISLRCK 和IISLRCK 有通道状态机产生和控 制。 16 位移位寄存器SFTR：发送模式下并行数据变成串行数据输出，接收模式下 串行数据输入变成并行数据。 Only发送或者only接收模式。 正常传输 IIS 控制寄存器具有针对接收和发送FIFO 的FIFO-ready 标记，当FIFO 准备发 送数据时，如果发送FIFO 非空则FIFO-READY 标记置1，如果发送FIFO 为空， 则FIFO-READY 标记被清零。如果接收FIFO 已满，FIFO-READY 标记被清零， 这些标记决定CPU 何时读写FIFO 。当CPU 以这种方式access 发送和接收FIFO 时，串行数据被发送或接受。 DMA传输 在此模式下，接收和发送FIFO 由DMA 控制器access，DMA 服务请求由FIFO- ready 标记自动产生。 发送和接收模式 在此模式下，IIS 总线接口可以同时接收和发送数据。 音频串行接口格式 IIS总线格式 IIS 总线由4 条线：串行数据输入IISDI 、串行数据输出IISDO 、左右通道选择 IISLRCK 、串行位时钟IISCLK 。IISLRCK 和IISCLK 信号由主机产生。 串行数据在2’s complement 发送出去。MSB 位最先发送，因为接收器和发送器 可能由不同的字长。发送器不需要知道接收器能处理多少位，接收器也不知道发生 器将要发送多少位。 如果系统字长大于发送器字长，必须将这个字去尾(低位被置0) 以发送出去。如 果接收器得到比系统字长更多的位，LSB 后的位将被忽略。而如果接收到的位数 比系统字长少，缺失的位将被补0 。因此，MSB 具有固定的位置，而LSB 则根据 字长决定，发送器在IISLRCK 改变时的时钟沿发送下一个字的MSB 位。 发送的串行数据可能在时钟信号的上升沿或下降沿被同步，但是，串行数据必 须在上升沿被锁存在接收器。 左右通道选择线决定哪个通道被发送，IISLRCK 可以在串行时钟的上升沿或下 降沿改变，但是不需要对称。在从设备中，这个信号在时钟上升沿被锁存。 IISLRCK 线在MSB 发送后一个时钟周期改变。这允许从发送器产生等待发送的串 行数据的同步时序。此外，它还使能接收器存储当前值并清除下一个子的输入。 MSB(LEFT) JUSTIFIED MSB / left justified 总线格式在结构上与IIS 总线格式完全相同，不同的是MSB / left justified 格式下发送器总是在IISLRCK 改变时发送下一个字的MSB 位。 采样频率和主机时钟 主机时钟频率(PCLK)可以由表21-1 所示的采样频率选择。由于PCLK 被IIS 预 定标器处理过，应该恰当地选择预定标器的值和PCLK 类型(256 or 384fs)。串行位时 钟频率类型(16/32/48fs)可参照表21-2 选择。 IIS总线特殊寄存器 IIS控制寄存器IISCON IIS FIFO寄存器IISFIFO IIS 总线接口包括64 字节的接收FIFO 和发送FIFO ，每个FIFO 是16 位宽、深度为 32 的格式，允许FIFO 以半字的形式处理数据而不管有效数据的长度。发送和接 收FIFO access 通过FIFO 入口进行操作，FENTR