数电 第五章 时序逻辑电路习题.pptVIP

③写出输出端的状态方程： 各输出端的卡诺图及状态方程如下 则可写出电路的状态方程为 五邑大学 第五章 时序逻辑电路习题 5-1 5-3 5-4 5-7 5-8 5-23 5-10 5-11 5-12 5-15 5-16 分析时序逻辑电路解题方法和步骤： （1）写出每个触发器的驱动方程。 （2）将驱动方程代人触发器的特性方程，得到每个触发器的状态方程。 （3）从逻辑图直接写出电路的输出方程。 （4）进一步求出状态转换表和状态转换图或时序图。 （5）判断电路是否能自启动 * 题5.1 解：(1) 驱动方程： （2）状态方程： D触发器的特性方程 将驱动方程代入D触发器的特性方程中，得出电路的状态方程，即 (4)状态转换图 (4)状态转换图 (4)电路能自动启动 000 010 001 101 011 110 100 1 2 3 Q Q Q 111 五进制的加法计数器 题5.3 解：(1) 驱动方程： * （2）状态方程： (3)输出方程： (4)状态转换图 (5)电路能自动启动 (6) X＝0时四进制加法计数， X＝1时四进制减法计数。 1 0 1 1 0 X 题5.4 解：(1) 驱动方程 （2）状态方程： (3)各触发器的时钟脉冲为 (4)状态转换表 状态转换图 时序图 (5)状态转换图和时序图 可以看出此电路为异步六进制加法计数器，且所有的状态都可以进入到这个循环中，可以自启动。 解：①确定输入输出变量： ②给出状态转换图：根据题意，M＝6，其状态转换图如图所示。 题5.7 000 001 011 111 101 100 1 2 3 Q Q Q 根据状态表得出其各输出次态的卡诺图如下 1 Q 2 Q 0 0 0 1 3 Q Q Q Q * 1 * 2 * 3 0 1 1 1 0 1 001 011 111 000 100 101 × × × × × × 1 Q 2 Q 0 0 0 1 3 Q Q Q Q * 1 * 2 * 3 0 1 1 1 0 1 001 011 111 000 100 101 × × × × × × 3 Q 2 Q 1 Q 00 01 11 10 0 1 * 1 Q 1 1 1 0 0 × 1 × （4）检查电路能否自启动 将两个无关状态代入到状态方程 010 、110 010 101 110 101 （5）电路的总的状态转换图 电路可以自启动 则可得出各触发器的驱动方程为 题5.8 电路总的状态转换图为： 由此可看，电路是不可以自启动的 时序电路的设计方法 修改电路的状态方程 修改QA： 00 01 11 10 00 X 1 1 0 01 0 1 1 0 11 1 0 0 1 10 1 0 0 1 题5.10 图（a）当计数器计成1010（10）时RD ‘变成低电位，立刻计数器清零置成0000（0）。由于1010是一个过渡状态，所以电路将在0000～1001（9－0＋1＝10）这十个状态循环，故电路为十进制计数器。 题5.10 图（b）当计数器计成1010（10）时LD‘变成低电位；待到下一个CLK脉冲的上升沿到来时，将电路置成0000（0）；所以电路将在0000～1010（10－0＋1＝11）这11个状态循环，故电路为十一进制计数器。 题5.11 用预置数法由74LS160构成7进制加法计数器。 （1）初态为0000 题5.11 用预置数法由74LS160构成7进制加法计数器。 （1）末态为1001 题5.12 当M＝1的状态下，计数器计成1100（12）时LD‘变成低电位；待到下一个CLK脉冲的上升沿到来时，将电路置成0101（5）；所以电路将在0101～1100（12－5＋1＝8）这八个状态循环，故电路为八进制计数器。 当M＝0的状态下，计数器计成1000（8）时LD‘变成低电位；待到下一个CLK脉冲的上升沿到来时，将电路置成0101（5） ；所以电路将在0101～1000（8－5＋1＝4）这八个状态循环，故电路为四进制计数器。 题5.15 第一片74161的起始状态为0000，第二片74161的起始状态为0000（0）；当15个CLK脉冲以后，第一片74161的进位端C为高电平。第16个CLK脉冲上升沿第二片74161计数为0001（1），第一片74161为0000，进位端C为低电平。第二片74161进入保持状态。 当第16x8=128个CLK脉冲上升沿第二片74161计数为0001（1），第一片74161为0000，进位端C为低电平。 当第129个CLK脉冲上升沿第二片74161计数置位为0000（0），