第06章 时序逻辑电路3.ppt

6.3 同步时序逻辑电路的设计方法 根据设计要求和给定条件建立原始状态图； 状态化简，求出最简状态图 ； 状态编码（状态分配）； 确定触发器的类型和个数 ； 求出电路的状态方程，驱动方程和输出方程 ； 画出逻辑图并检查自启动能力。 6.3.2. 同步时序逻辑电路设计举例 例6.3.1 列出原始状态转换表： (4) 确定触发器的类型和个数 画出触发器Q2n+1、Q1n+1的卡诺图 求输出方程 (6) 画出逻辑图 （7）检查自启动能力 修改输出方程 (8) 修改后的逻辑图 试设计一个同步时序电路，要求电路中触发器Q0、Q1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。 (2) 写出电路的状态方程、驱动方程和输出方程 （4）检查自启动能力 检查自启动能力 修改后的逻辑图 * 6.3.1 同步时序逻辑电路设计的一般步骤 画原始状态图 数据 检测 器 X Z CP 电路框图 例6.3.1 设计一个串行数据检测器。电路的输入信号是与时钟脉冲同步的串行数据X，输出信号为Z；要求电路在X信号输入出现101序列时，输出信号Z为1，否则为0。输入信号X序列及相应输出信号Z的波形示意图如图所示。 解： (1) 画出原始状态转换图。 1 2 3 4 5 6 7 8 ( 输入序列不允许重迭 ) 画原始状态图 数据 检测 器 X Z CP 电路框图 解： (1) 画出原始状态转换图。 定义电路的状态： S0 ——电路的初始状态 S1——X输入1后，电路的状态 S2——X输入10后 S3——X输入101后 S1 / 0 S0 / 0 S3 S3 / 1 S0 / 0 S2 S1 / 0 S2 / 0 S1 S1 / 0 S0 / 0 S0 X=1 X=0 次态/输出 现态 (2) 状态化简 S0 /1 S0 /0 S2 S1 /0 S2 / 0 S1 S1 /0 S0 / 0 S0 X=1 X=0 次态／输出 现态 (3) 状态编码 S0=00 S1=01 S2=10 S0 /1 S0 /0 S2 S1 /0 S2 / 0 S1 S1 /0 S0 / 0 S0 X=1 X=0 次态／输出 现态 采用两个D触发器。 (5) 求电路的状态方程，触发器驱动方程和输出方程 Q2n+1、Q1n+1、Z作为输出函数 将X、Q2n、Q1n作为输入变量， 输出 次态 现 态 输入 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 Z Q1n+1 Q2n+1 Q1n Q2n X 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 Z Q1n+1 Q2n+1 Q1n Q2n X ( Qn+1=D ) 求触发器的驱动方程 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 Z Q1n+1 Q2n+1 Q1n Q2n X 1 1 1 1 1 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 Z Q1n+1 Q2n+1 Q1n Q2n X 0 0 1 0 1 1 1 0 1 1 1 0 无效状态 电路的输出Z有错！ 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 Z Q1n+1 Q2n+1 Q1n Q2n X 建议：为了避免输出信号出现错误，最好将任意态不画在包围圈内。 例2 据题意可直接由波形图画出电路状态图。 解： (1) 确定触发器的类型和个数 选择3个上升沿触发的JK触发器。 求状态方程： 1 0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 Y Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n 求驱动方程： K0=1 J1=Q0n (3) 画出逻辑图 K2 = 1 K1=Q0n 1 0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 Y Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n 无效状态 0 0 0 1 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 修改输出方程： 电路的输出Z有错！