第6章时序逻辑电路-6.pptVIP

例如:设计一个能自启动的环型计数器：100→010→001→100. 列出多余项, 修改激励函数, 使计数器具备自启动性。 = Q3+Q2+Q1 D1= Q3Q2Q1 因此, 可修改D1为： 无效循环 ——利用外接反馈逻辑电路的办法，对触发器1#的激励函数进行修改，使计数器能自动进入正常时序。 扭环形计数器(图6.5.29) 设置初始状态0000 第6章 时序逻辑电路 章目录 6.6 序列码发生器 一、概述 3.序列码发生器结构类型 二、计数型序列码发生器的设计 1.概念 2.作用 1.已知序列码 三、移存型序列码发生器的设计 1.已知序列码 2.已知序列码长度(自学) 2.已知序列码长度(自学) 一、概述 1.顺序脉冲概念 2.顺序脉冲发生器概念及分类 3.顺序脉冲发生器的设计 6.7 顺序脉冲发生器 二、举例 作业 Qn+1= JiQn + KiQn i i i = Qn ( Qn +Qn ) i-1 i i 四、移存型计数器 1.结构及特点 2.分析与设计 Qn+1= D i i = Qn i-1 ( i=2,3, …,n) 移存型计数器的一般结构 JKFF: DFF: 同步计数器; 无外部输入; 触发器状态移存更新, 即 第一级状态为0或1 其它各级具有状态移位功能 = Q i n+1 Q i-1 n = ？ Q 1 n+1 待设计 即Ji= Ki=Qn i-1 移存型计数器的设计方法与步骤与同步计数器的方法一样，但考虑计数器的自启动性，所选状态必须满足全状态图的迁移关系，但只需设计第一级。 例 6.5.6 试用DFF设计 M=6 的移存型计数器。 解: (1)选用3个D触发器。 (2)列综合表 (3)求激励函数 (4)画电路图 按移存规律, 从全部2n个状态中任意选出一种所需的M个状态。 关键： 综合表 有效循环 状态流程图 Qn= D 3 1 = Qn+1 1 例：设计模 10 移存型计数器。 解：从全状态图中任选一种循环周期为10的状态迁移序列：0→8→4→10→13→14→15→7→3→1。 为了保证计数器具有自启动能力，应将其余状态作为无关项处理，并将其引入有效循环。 Q0Q1Q2Q3 四位计数器全状态图 实现器件可以用触发器和门电路实现；也可选取中规模集成电路，如数据选择器实现。 取 Q3=A0, Q2=A1, Q0=A2 3.移存型计数器典型电路 (1)环形计数器 电路构成特点： 原码反馈，即 = Q 1 n+1 Q 4 n 结论：n 位触发器可实现模 M=n 的环形计数器。 (2)扭环形计数器 电路构成特点： 反码反馈，即 结论：n 位触发器可实现模M=2n的扭环形计数器。 = Q 1 n+1 Q 4 n 例：用MSI移存器构成环形或扭环形计数器。 = Q 0 n+1 D SR = Q 3 n 图6.5.31 74194构成的 环形计数器 表6.5.17 图6.5.31电路的状态转移表 电路无自启动性 需加启动脉冲 环形计数器：原码反馈 若只考虑使状态方程最简, 可求得 将5个无效状态000,101,110,111, 011分别代入上式,结果如K图所示. 可见,有三个无效循环, 不能自启. ——环形计数器自启问题 ——环形计数器自启问题 为保证移位寄存器内部结构不变，只允许修改第一位触发器的反馈输入，即只改变每个无效状态中Q1的次态。 Q1Q2Q3 则得K图修改后的次态方程： 6.6 序列码发生器 一、概述 1.概念(P173) 2.作用 (1)计数型序列码发生器 :能获得多列序列码 (2)反馈移存型序列码发生器:只能获得一列序列码 3.序列码发生器结构类型 误码率测量 、测距 、通信加密 、扩频通信等 周期性重复出现的一列数码称为序列码，其长度M 称为序列长度，即循环长度。 图6.6.1 计数型序列码 发生器的结构图 图6.6.2 反馈移存型序列 码发生器的结构图 码长度等于计数模值M 计数器的状态设置与输出序列没有直接关系，对于便于对输出序列的更改。 从移存器的某一输出端可以得到周期性的序列码。 产生多列数码 产生单列数码 (1)设计模值等于序列长度的计数器 例6.6.1 设计产生序列码 F =的计数 型序列码发生器。 二、计数型序列码发生器的设计 设计步骤： (2)设计输出 F 为所需序列码的组合电路 1.已知序列码(重点) 解：(1)设计模值M=8的计数器（此处选用74161） (2)设计输出F为所需序列码的组合逻辑电路 2.已知序列码长度(自学) 计数型序列码发生器 产生序列码 F =