组原课设报告.docVIP

课 程 实 验 报 告 课程名称： 组原课程设计 专业班级： 学 号： 姓 名： 周 次： 同组人员： 报告日期： 计算机科学与技术学院 目录 一 . 实验题目 二 . 实验目的 三 . 实验器材 四 . 设计原理及内容 五 . 实验实现 六 . 问题与解决 七 . 设计总结 八 . 参考文献 实验题目 基于微程序控制和硬布线相结合的简单计算机系统设计与实现 实验目的 计算机系统设计的总体目标是设计模型机系统的总体结构、指令系统和时序信号。在对该模型机系统中的部件功能利用EDA软件的仿真功能进行仿真分析和功能验证的基础上，将部分电路下载到FPGA，并与适当的外围器件(包括部分芯片、输入/输出开关、LED显示等)相配合，实现模型机的总机系统。要求所设计的总机系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能，对主要的数据流和控制流通过LED适时显示信息。达到以下技术指标： 1）支持算术运算、逻辑运算、存储器读写、寄存器间数据传送等几类指令。 2）支持立即数寻址、直接寻址、隐含寻址、寄存器寻址等几种基本的数据寻址方式和顺序寻址、跳跃寻址两种指令的寻址方式。 3）支持10条以上的指令。 4）能运行由自己所是设计的指令系统构成的一段程序，程序执行功能正确。 三．实验器材 计算机系统Windows XP；JAYL—II型计算机组成原理实验台；相关芯片若干。 实验台的相关配置及具体说明如表.1所示： 表 .1 JAYL--II型计算机组成原理实验台 配置名称 符号表示 作用说明 开关 左边 K0~K31 拨到上面位置为“1”， 拨到下面位置为“0” 右边 K0~K17 指示灯 左边 L0~L31 某一位接入高电平（或变电位）时对应红灯亮，接入低电平时对应蓝灯亮，不输入信号或输入一个高阻状态时，对应的等灭 右边 L0~L17 R-S触发器 P0~P4 按动相应的按钮时，产生一个的单次脉冲 序列脉冲 T1~T5 产生一组时序信号 时序发生器 T4~T0 可根据需要设定时序状态 8位段码部分 进行多种进制的输出显示 时钟电路 提供固定频率的方波信号发生器 FPGA部分 用于EDA设计 设计原理及内容 4.1实验原理 计算机中控制计算机执行某种操作（如加、减、传送、转移等操作）的命令成为指令。计算机的工作基本上体现在执行指令上，指令是用户使用计算机与计算机本身运行的基本功能单位。一台计算机中所有指令的集合成为该计算机的指令系统。指令的一般格式如图 4.1.1所示，其中操作码表示具体的操作性质，不同功能的指令其操作码编码不同，对于固定长度的操作码，操作码的长度取决于计算机指令系统的规模，指令中包含的指令书越多，操作码的长度相应就越长，反之就越短；指令中地址码字段的作用随指令类型和寻址方式的不同而不同，在直接寻址方式下，该字段表示操作数在主存中的地址，在立即数寻址方式下，该字段即为操作数。 计算机在运行程序之前必须把指令和数据存放在主存储器相应的地质单元中，运行程序时，不断从主存取指令和数据，并根据指令对操作数进行指定的操作。主存是基于地址访问的存储器，CPU(Central Processing Unit,中央处理器)只有获得指令和操作数在贮存中的地址才能访问所需要的指令和数据。数据地址可通过指令的地址码字段获取，指令的寻址方式有顺序方式和跳跃方式两种。CPU用程序计数器PC保存指令地址，顺序方式下，只要将程序首地址送PC，然后每执行一条指令，通过PC加“1”（1表示一条指令所占用的存储单元数）以获取下一条指令的地址，直到程序结束。 跳跃方式下，根据指令规定，将制定地址送PC即可获得指令地址。指令的顺序寻址和跳跃寻址过程分别如图 .1.2和图 4.1.3所示。 图 4.1.1指令操作码 图 .1.2 指令顺序寻址示意图 图 4.1.3 指令跳跃寻址示意图 中央处理器主要由控制器和运算器两部分构成。控制器的主要功能包括：其指令、计算下一条指令的地址、对指令译码、产生相应的操作控制信号、控制指令执行的步骤和数据流动的方向。运算器是执行部件，运算器接受控制器的命令执行算术运算、逻辑运算及逻辑测试。 当系统采用微程序控制方式且采用直接表示法对微命令进行编码时，将实现指令系统中所有指令功能所需要的控制信号对应为微指令中的一位二进制位