微电子学概论Chap04单元.pptVIP

* * * 11、形成第一层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形 （h） 溅射Tiw 淀积Al（0.5%Cu) 形成金属I 12、形成穿通接触孔（见图i） 化学气相淀积PETEOS 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔 13、形成第二层金属（见图i） 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形 （i） 淀积氧化层 刻蚀穿通孔 形成金属II 14、合金 15、形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形 16、测试、封装，完成集成电路的制造工艺 CMOS集成电路一般采用(100)晶向的硅材料 （过程见CMOS） AA 4.5 双极集成电路制造工艺 双极集成电路最主要的应用领域是模拟和超高速集成电路,集成电路中晶体管的所有电极都必须制作在芯片的表面。在现代集成电路工艺中广泛采用的是厚场氧化层隔离方法和先进的沟槽隔离方法。 采用厚氧化层隔离技术的npn晶体管的截面图 制作埋层（如图a）：主要作用是减少集电极的串联电阻。 初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层 双极集成电路工艺 （a） 生长n型外延层（如图b） 利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定 （b） 形成横向氧化物隔离区（如图c，d，e） 热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版） （C） 形成横向氧化物隔离区 利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉 进行硼离子注入 （d） 形成横向氧化物隔离区 去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区 去掉氮化硅层 （e） 形成基区（如图f） 光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区 基区离子注入硼 （f） 形成接触孔（如图g） ： 光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层 （g） 形成基极接触（如图h） 光刻5#版(基区接触孔版) 进行大剂量硼离子注入 形成发射区和集电极接触（如图i） 光刻6#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔 进行低能量、高剂量的砷离子注入，形成发射区和集电区 （i） 金属化（如图j） 淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻7#版(连线版)，形成金属互连线 合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450℃、N2-H2气氛下处理20～30分钟 形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻8#版(钝化版) 刻蚀氮化硅，形成钝化图形 测试、封装、完成集成电路的制造工艺 4.6 接触与互连 Al是目前集成电路工艺中最常用的金属互连材料 但Al连线也存在一些比较严重的问题 电迁移严重、电阻率偏高、浅结穿透等 Cu连线工艺有望从根本上解决该问题 IBM、Motorola等已经开发成功 目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加 几个概念 场区 有源区 栅结构材料 Al-二氧化硅结构 多晶硅-二氧化硅结构 难熔金属硅化物/多晶硅-二氧化硅结构 4.7 隔离技术 在集成电路中要把晶体管在电学上隔离开，目前常用的隔离技术主要有： PN结隔离 等平面氧化层隔离 绝缘介质隔离 沟槽隔离 标准隐埋集电极隔离工艺（简称SBC），见上图。首先在p型硅衬底上利用扩散技术形成n+埋层，再外延n型硅层，然后进行隔离扩散直通衬底的p型区，从而将外延层分割成一个一个孤立的n型区，不同n型区之间靠反向偏置的pn结隔离。缺点：隔离区较宽，限制了集成密度的提高；寄生电容较大，使电路速度受到限制；目前少用这种隔离结构。 介质隔离的工艺流程 优点：隔离效果好。缺点：研磨背面时要求精确的机械定位。 在硅片上热生长一层氧化硅并进行光刻 利用氧化层作为掩蔽进行各向异性腐蚀，刻出V形槽 去掉掩蔽氧化层后，热生长一层厚度为1微米的氧化层 该氧化层即为单晶硅和随后淀积的多晶硅之间的介质隔离层 研磨硅片背面的单晶硅，直至磨出单晶硅岛为止 在这些硅岛内可制作各种类型的器件 采用厚氧化层隔离技术的npn晶体管的截面图 这种工艺中，横向之间采用氧化层介质隔离，纵向为pn结隔离，是一种混合隔离结构。 优点：寄生电容小，隔离面积小