第6讲 多功能算术与逻辑运算单元ALU精品.ppt

信息工程系 系统结构教研室 前面说过,74181ALU设置了P和G两个本组先行进 位输出端。如果将四片74181的P,G输出端送入到 74182先行进位部件（CLA）,又可实现第二级的先行 进位,即:组与组之间的先行进位。 　　假设4片（组）74181的先行进位输出依次为: P0,G0; G1，P1; P2,G2; P3,G3,那么参考式(2.37)的进 位逻辑表达式,先行进位部件74182CLA所提供的进位 逻辑关系如下：　　　 定点运算器的组成 两级先行进位的ALU Cn＋ｘ＝G0＋P0Cn Cn＋ｙ＝G1＋P1Cn＋ｘ＝G1＋G0P1＋P0P1Cn Cn＋ｚ＝G2＋P2Cn＋ｙ＝G2＋G1P2＋G0P1P2＋P0P1P2Cn　 (2.38) Cn＋4 ＝G3＋P3Cn＋ｚ＝G3＋G2P3＋G1P2P3＋G0P1P2P3＋P0P1P2P3Cn　　　　　　　　　＝G*＋P*Cn 其中： P*＝P0P1P2P3 G*＝G3＋G2P3＋G1P2P3＋G0P1P2P3 信息工程系 系统结构教研室 根据以上表达式,用TTL器件实现的成组 先行进位部件74182的逻辑电路图如图2.12所 示 其中G*称为成组进位发生输出,P*称为成组 进位传送输出。 定点运算器的组成  P* =P0 P1 P2P3 =P0 + P1 + P2+P3 G*=G3＋G2P3＋ G1P2P3 ＋G0P1P2P3 =G3(G2＋P3)( G1＋P2＋P3 )(G0＋P1＋P2＋P3 ) =G3P3＋P2G2G3＋ P1G1G2G3＋G0G1G2G3 信息工程系 系统结构教研室 信息工程系 系统结构教研室 下面介绍如何用若干个74181ALU位片,与配套 的74182先行进位部件CLA在一起,构成一个全字长 的ALU。 　　下图示出了用两个16位全先行进位部件级联 组成的32位ALU逻辑方框图。在这个电路中使用了 八个74181ALU和两个74182CLA器件。很显然,对一 个16位来说,CLA部件构成了第二级的先行进位逻 辑,即实现四个小组（位片）之间的先行进位,从 而使全字长ALU的运算时间大大缩短。 图2.13　用两个16位全先行进位部件级联组成的32位ALU（组内先行进位，组间串行进位） 定点运算器的组成  信息工程系 系统结构教研室 5、运算器的组织 运算器主要由算逻部件ALU、寄存器、多路转换器、内部数据总线组成。 基本的运算器组织包含如下逻辑组成：实现基本算术、逻辑运算功能的ALU，提供操作数与暂存运算结果的寄存器组，有关的判别逻辑（如结果是否为0，正负，进位，溢出），或加上局部控制电路等。将这些功能模块连接成一个整体时，需要解决一个问题，就是如何向ALU提供操作数？一种方法是在ALU输入端加多路选择器，另一种方法是在ALU输入端加一级锁存器（暂存器）。 信息工程系 系统结构教研室 带多路选择器的运算器 信息工程系 系统结构教研室 带锁存器的运算器 信息工程系 系统结构教研室 运算器的内部总线结构 在运算器内部，各功能模块之间的连接大都采用总线结构，称为运算器的内部总线，ALU和各寄存器都挂在上面。 运算器大体上有如下三种结构：单总线结构、双总线结构和三总线总线结构。 信息工程系 系统结构教研室 操作数需要分两次送入ALU，而且需要两个缓冲寄存器；完成一次运算需要3步。特点是控制电路简单，而速度较慢。 两个操作数可以同时到达ALU进行运算，且马上可以得到运算结果，输出端需要设置一个缓冲寄存器 ；完成一次运算需要2步 。 两条总线同时供给操作数，输出与第三条总线相连；完成一次运算需要1步。特点是操作速度快，控制相对复杂一些。 运算器的3种组织结构 信息工程系 系统结构教研室 本节内容重点 1、先行进位逻辑 2、ALU（74181） 3、全先行进位的ALU（与先行进位逻辑CLA74182配合使用） 信息工程系 系统结构教研室 第二章 运算方法与运算器 * 第*页 第一章 计算机系统概论 信息工程系 系统结构教研室 一、算术逻辑运算的实现 计算机中最基本的算术运算是加法运算，不论加、减、乘、除运算最终都可以归结为加法运算。所以首先讨论最基本、最核心的运算部件——加法器，以及并行加法器的进位问题。 加法器是由全加器和其它必要的逻辑电路组成的，所以我们从全加器开始讨论。 信息工程系 系统结构教研室 1、全加器（FA） 全加器（FA）是最基本的运算单元，由它构成加法器。 全加器有三个输入量：操作数Ai、Bi、以及低位传来的进位信号C