组合逻辑电路讲义.pptVIP

2、数据选择器作数据传输转换器 它主要是实现并行数据到串行数据的转换 Y 74HC151 D0 D1 D2 D3 L D4 D5 D6 D7 S2 S1 S0 0 1 Q2 Q1 Q0 计数器 CP E CP L t t 0 1 0 0 1 1 0 1 本节小结 　数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 　数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 　用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 4.4.4 数值比较器 1位数值比较器真值表 1、数值比较器的定义及功能 1位数值比较器 逻辑表达式 逻辑图 2位数值比较器 2位数值比较器真值表 逻辑表达式 2位数值比较器逻辑图 1位数值 比较器 ≥1 ≥1 FA1B1 FA1=B1 FA1B1 1位数值 比较器 FA0B0 FA0=B0 FA0B0 G5 G4 G1 G2 G3 FAB FAB FA=B A1 B1 A0 B0 2、集成数值比较器 74HC85的功能表 串联扩展 最低4位的级联输入端IAB、 IAB和IA=B必须预先分别预置为0、0、1。 并联扩展 本节小结 　在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。 　利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。 1、半加器和全加器 4.4.5 算术运算电路 能对两个1位二进制数进行相加而求得和及进位（只考虑两个加数本身，不考虑低位进位）的逻辑电路称为半加器。 加数 本位的和 向高位的进位 半加器 功能表仅适用于共阴极LED 功能表 集成显示译码器74HC4511 逻辑符号 74HC4511 a b c d e f g LE D3 D2 D1 D0 功能表 辅助端功能 数码显示电路的灭零 LT BL D3D2D1D0 LE (0) LT BL D3D2D1D0 LE (1) LT BL D3D2D1D0 LE (2) LT BL D3D2D1D0 LE (3) ≥1 H7 H6 H5 H4 H3 H2 H1 H0 M7M6M5M4 M3M2M1M0 1 1 0 a～g a～g a～g a～g 4511×4 由地址码决定将输入数据Ｄ送给哪１路输出。 功能表 地址变量 输入数据 3、 数据分配器 逻辑图 逻辑表达式 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74HC138构成的1路-8路数据分配器 数据输入端 地址输入端 集成数据分配器及其应用 Y0 Y1 Y2 E2 74HC138 Y3 E3 Y4 E1 Y5 Y7 A B C D Y6 数据输出 EN A0 A1 A2 74HC138译码器作为数据分配器时的功能表 数据分配器的应用 数据分配器和数据选择器一起构成数据分时传送系统 本节小结 　把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 　数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 　数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。