第3章 总线扩展技术.pptx

第3章 总线扩展技术 总线的概念 总线的并行扩展 总线的串行扩展 3.1 总线 总线是单片机应用系统中，各部件之间传输信息的通路，为CPU和其他部件之间提供数据、地址以及控制信息。 按总线所在位置可分：内部总线和外部总线，前者是指CPU系统内部各部件之间的通路，后者指CPU系统和其外围单元之间的通路，通常所说总线是指外部总线。 按通路上传输的信息可分：数据总线(DB，Data Bus)、地址总线(AB，Address Bus)和控制总线(CB，Control Bus)。 3.1 总线 1. 数据总线 数据总线(DB)用于单片机与存储器之间或单片机与I/O端口之间传输数据。 数据总线的位数与单片机处理数据的字长一致，如8051单片机是8位字长，数据总线的位数也是8位。 从结构上来说数据总线是双向的，即数据既可以从单片机送到I/O端口，也可以从I/O端口送到单片机。 3.1 总线 2. 地址总线 地址总线AB用于传送单片机送出的地址信号，以便进行存储单元和I/O端口的选择。 地址总线的位数决定了单片机可扩展存储容量的大小。如8051单片机地址总线为16位，其最大可扩展存储容量为216=64K字节。 地址总线是单向的，因地址信息总是由CPU发出的。 3. 控制总线 控制总线用来传输控制信号，其中包括CPU送往外围单元的控制信号，如读信号、写信号和中断响应信号等；还包括外围单元发给送给CPU的信号，如时钟信号、中断请求信号以及准备就绪信号等。 3.2 并行扩展 I/O扩展 总线扩展 3.2.1 并行总线扩展 1.并行总线组成 80C51系列总线型单片机中，由P0口做地址/数据复用口；P2口做地址线的高八位；P3口的RD、WR加上控制线EA、ALE、PSEN等组成控制总线。 (1) 地址总线A0～A15 地址总线的高8位是由P2口提供的，低8位是由P0口提供的。 在访问外部存储器时，由地址锁存信号ALE的下降沿把P0口的低8位以及P2口的高8位锁存至地址锁存器中，从而构成系统的16位地址总线。 实际应用系统中，高位地址线并不固定为8位，需要用几位就从P2口中引出几条口线。 3.2.1 并行总线扩展 (2) 数据总线D0～D7 数据总线是由P0口提供的，因为P0口线既用作地址线，又用作数据线(分时使用)，因此，需要加一个8位锁存器。 在实际应用时，先把低8位地址送锁存器暂存，然后再由地址锁存器给系统提供低8位地址，而把P0口线作为数据线使用。 在读信号RD与写信号WR有效时，P0口上出现的为数据信息。 3.2.1 并行总线扩展 (3) 控制总线 系统控制总线共12根，既P3口的第二功能再加上RESET、EA、ALE和PSEN。实际应用中的常用控制信号如下。 使用ALE作为地址锁存的选通信号，以实现低8位地址的锁存。 以PSEN信号作为扩展程序存储器的读选通信号。 以EA信号作为内、外程序存储器的选择信号。 以RD和WR作为扩展数据存储器和I/O端口的读、写选通信号。执行MOVX指令时，这两个信号分别自动有效。 3.2.1 并行总线扩展 单片机的三总线结构 3.2.1 并行总线扩展 2. 总线扩展的特性 (1) 三态输出 总线在无数据传送时呈高阻态，可同时扩展多个并行接口器件，因此存在寻址问题。单片机通过控制信号来选通芯片，然后实现一对一的通信。 (2) 时序交互 单片机并行扩展总线有严格的时序要求，该时序由单片机的时钟系统控制，严格按照CPU的时序进行数据传输。 (3) 总线协议的CPU控制 通过并行总线接口的数据传输，不需要握手信号，双方都严格按照CPU的时序协议进行，也不需要指令的协调管理。 3.2.1 并行总线扩展 并行总线扩展的主要问题是总线连接电路设计、器件的选择以及器件内部的寻址等。 并行总线扩展时，其所有的外围扩展设备的并行总线引脚都连到相同的数据总线(DB)、地址总线(AB)以及公共的控制总线RD、WR上。其中数据总线为三态口，在不传送数据时为高阻态。总线分时对不同的外设进行数据传送。 总线连接方式的重点在于外围设备片选信号的产生。该信号主要由以下两种方法产生。 线选法：用所需的低位地址线进行片外存储单元I/O端口寻址，余下的高位地址线输出各芯片的片选信号，当芯片对应的片选地址线输出有效电平时，该芯片选通操作。 译码法：该方法需要用到译码器。采用译码法时，仍由低位地址线作片外寻址，而高位地址线用于译码器的输入，译码器的输出信号作各芯片的选通信号。 3.2.1 并行总线扩展 3. 程序存储器扩展 单片机外部扩展常用程序存储器芯片为EPROM，其掉电后信息不会丢失，且只有在紫外线的照射下，存储器的单元信息才可擦除。 用作扩展的EPROM主要是27系列，如