基于ARM9微处理器C语言程序设计 完整版ppt.ppt

第十四章I2S介绍和S3C2410的I2S控制 主要内容： 14.1 数字音频信号（I2S）介绍 14.2 数字音频计算机处理 14.3 S3C2410中I2S总线控制寄存器 14.5 IIS 实验参考程序 14.4 WAV声音格式文件 ARM7和ARM9是两款通用嵌入式微处理器，它们对多媒体的支持没有ARM11强，但S3C2410内置一个I2S总线控制器，该控制器实现了一个外部8~16位立体声音频CODEC(编译码器，编码器coder和译码器decoder两词的词头组成的缩略语) IC的接口。UDA1341是飞利浦公司的一款经济型音频CODEC，用于实现模拟音频信号的采集(音频AD)和数字音频信号的模拟输出(DA)，S3C2410和UDA1341通过I2S数字音频接口，实现音频信号的数字化处理。 14.1 数字音频信号（I2S）介绍 数字音频信号是相对模拟音频信号来说的。我们知道声音的本质是波，人能听到的声音的频率在0.02~20kHz之间。数字音频信号是对模拟信号的一种量化(如图14-1)，典型方法是对时间坐标按相等的时间间隔做采样，对振幅做量化。 I2S总线控制器结构如图14-2所示： 其中： ? 两个5比特（Bit）预除器(IPSR)。一个(IPSR_A)用于产生I2S总线接口的主时钟，另外一个(IPSR_B) 用作外部CODEC时钟产生器。 ? 十六字节FIFO。在发送数据时数据被写进TxFIFO，在接收数据时数据从RxFIFO中读取。 ? 主IISCLK产生器(SCLKG):在主模式，由主时钟产生串行时钟。 ? 通道产生器和状态机(CHNC):IISCLK和IISLRCK由通道状态机产生并控制。 ? 16比特（Bit）移位寄存器(SFTR):在发送数据时，并行数据经由SFTR变成串行数据输出，在接收数据时，串行数据由SFTR转变成并行数据。 14.2 数字音频计算机处理 14.2.1采样频率和采样精度 在数字音频系统中，通过将声波转换为连续的电波，再将连续的电波转换为离散的一连串的二进制数，将此二进制数送计算机进行存储和处理，这一过程就叫ADC（模拟量转换为数字量）。ADC以每秒上万次的速率对声波进行采样，每次采样都记录下了原始声波在采样时刻的状态，叫“样本”。 14.2.2 音频编码 音频编码一般采用脉冲编码调制（Pulse Code Modulation）编码的方法对语音信号进行采样，然后对每个样值进行量化编码。这一过程就是PCM编码过程。 14.2.3 IIS数字音频接口 I2S是一种串行总线技术，主要针对CD、VCD等数字音频处理器。 I2S总线仅处理音频数据，其他控制信号单独传送。I2S总线只有三条，即时钟（Continuous serial clock，SCK）、字选择线（Word select，WS）、和分时复用的数据通道（Serial data，SD）。使用I2S系统的连接如图14-3所示。 I2S接口时序如图14-4所示。 2．C总线的基本结构 C总线是由数据线SAD和时钟线SCL构成的串行总线，可发送和接收数据。各种采用C总线标准的器件均并联在总线上，每个器件内部都有C接口电路，用于实现与C总线的连接，结构形式如图13-1所示。 3．C总线信息传送 C总线没有进行信息传送时，数据线SDA和时钟线SCL都为高电平。当主控制器向某个器件传送信息时，首先应向总线传送开始信号，开始信号和结束信号规定如下： 开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。 具体情况如图13-2所示。 主控制器每次传送的信息的第一个字节必须是器件地址码，第二个字节为器件单元地址，用于实现选择所操作的器件的内部单元，第三个字节是读/写命令，从第四个字节开始为传送的数据。其中器件地址码格式如下： 4．C总线读、写操作时序 （1）指定单元读 该操作从所选器件指定地址读，读的字节数不限，格式如下，见图13-3： 图13-3中，只给出读一个字节SDA的时序，当SCL为高，SDA从高到低跳变时，启动C，C向总线写第一个字节数据，1010是器件的类型，是EPROM，LSB=0是写命令，接到ACK应答后，再发一字节数据，这个数据是EPROM内的单元地址，然后收到ACK后就可以从SDA线上串行读出数据，收到一个完整字节后不用等ACK，直接发高电平结束本次操作，注意，读操作完后没有ACK。 （2）指定单元写 该操作从所选器件当前地址写，写的字节数不限，格式如下，见图13-4： 13.2 EEPROM读/写操作 13.2.1 AT24C04结构与应用简述 目前，通用存储器芯片多为EEPROM，其常用的协议主要有