课程设计报告数字钟.doc

课程设计报告书 课程名称： 电子技术课程设计 题 目： 多功能数字钟的设计 系（院）： 电子工程系 学 期： 06-07-1 专业班级： 电子041 姓 名： 学 号： 评语： 成绩： 签名： 日期： 1 引言 数字电子钟是用数字集成电路做成的现代计时器，与传统的机械钟相比，它具有走时准确（用高稳定度石晶体震荡器作时钟源）、显示直观（用液晶或荧光七段数码管显示器）、无机械传动装置等优点，因而广泛用于车站、码头、机场等公共场所。在控制系统中，也常用于作定时器时钟源。本课题是数字电路中计数（分频）、译码、显示及时钟脉冲震荡器等组合逻辑电路、时序逻辑电路和脉冲 产生电路的终合应用。 2数字钟的设计要求 本课题的主要任务主要有三个方面。其一是设计一个能以数字直接显示的时钟电路；其二是设计一个能自动进行时、分校准的时控制电路；其三是设计一个能自动正点报时的控制电路。整个系统主要由震荡器、计数器、译码显示电路、校时电路和报时电路五部分组成。各部分功能简单说明如下： 震荡器：产生一标准秒脉冲信号； 计数器：将计数器做适当连接，实现秒、分、时计时功能； 译码和显示电路：将计数的BCD码转换成七段信号，用LED七段数管显示出清晰直观的数字信号； 校时电路：对数字钟计时产生的误差进行校准； 报时电路：计时到整点时驱动音响电路进行报时。 3数字钟的基本工作原理 图 1 数字钟原理框图 数字钟的原理图如图1所示，它由震荡器、分频器、计秒电路、计分电路、计时电路、译码显示电路等组成。工作时，石英晶体震荡器产生频率稳定的脉冲信号，经过若干次分频，得到秒脉冲信号，并送计秒电路；当秒计时器计满60秒时， 输出秒进位信号，送计分电路；当分计时器计满60分时，输出分进位信号，送计时电路；当时计数器计满24小时后，时、分、秒计数器又自动复0。又开始新的一天计时。 4多功能数字钟电路设计思路 4.1主体电路的设计 主体电路主要实现的是时、分、秒的显示，震荡器能产生一个秒脉冲信号，用分频器提供电路所需的信号。下面介绍各功能部件或电路的设计。 4.1.1.震荡器 震荡器是数字钟的核心。震荡器的稳定度及频率的精度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成震荡器电路。这里采用集成逻辑门、电阻R和石英晶体组成的时钟源震荡器，晶振频率可以根据实际情况选择，本次设计选用频率为2MHz的晶体，采用一级二分频电路，然后在进行100000分频获得标准脉冲。如图2 图2 振荡器电路图 4.1.2分频器 分频器的主要功能有两个:一是产生标准的秒脉冲;二是提供功能扩展电路所需要的信号.选用中规模集成电路2-5-10异步计数器74LS390三片可以完成上述功能.而要产生500HZ脉冲，需要5片74LS161.要产生1000HZ脉冲，同样需要5片74LS161.产生1s的脉冲，需要在2HZ后串联一个74LS161,产生0.5s脉冲，需要在2HZ后再串联一个74LS161.如图3所示: 图 3 分频器电路图 4.1.3时、分、秒计数器 分和秒计数器都是模M=60的计数器,采用中规模集成电路双十进制计数器至少需要2片,因为10M100.它们的个位都是十进制计数,而十位都是六进制计数,起计数规律为00,01,02,…09,10…58,59.故可选用两片74LS160,采用级联来完成M=60的计数器.其逻辑框图如图4 所示. 图4 分秒计数器逻辑结构图 小时计数器是模M=24或M=12的计数,我们这次设计采用的是M=24的计数.其计数规律为00,01,02,…09,10…22,23.故可采用中规模集成电路十进制同步计数器74LS160两片与三输入的与非门(74LS,用于同步清0)来实现,其逻辑框图如图5所示: 图5时、分、秒显示实现电路图 电路的实现过程是这样的：首先振荡器产生的 2M的信号，通过分频器得到1秒的秒脉冲，把它接到秒显示电路的CLK端，并在显像管上显示出来.当到计数器到59时通过与非门(与非门连接的是第一片的QA1和QD1端，第二片的QA2QC2端)实现分显示电路的计数.再通过另一个与非门接到两个秒显示电路的160的MR端，实现清零，以便秒显示电路