基于CPLD的汽车尾灯控制器设计报告推荐.docVIP

实验一 应用QartusII完成点亮LED设计一、实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件QuartusII的使用方法及Verilog HDL的编程方法。 本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。二、实验内容三、实验原理四、实验步骤II建立工程 （1）打开QuartusII软件并建立工程 从File→New Project Wizard…来建立新的工程。工程向导对话框主要包括： a.指定项目目录、名称和顶层实体。 b.指定项目设计文件。 c.指定该设计的Altera器件系列（本次实验涉及芯片为Cyclone系列的EP1C6Q240C8）。 d.指定用于该项目的其他EDA工具。 e.项目信息报告。 （2）建立图形设计文件 从File→New…打开新建文件对话框，选择Block/Schematic File单击OK建立空的图形设计文件并保存为led_test.bdf。 （3）建立文本编辑文件 从File→New…打开新建文件对话框，选择Verilog HDL File单击OK建立空的图形设计文件并保存为led.v。 2）QuartusII工程设计 （1）在Verilog HDL文件中编写源程序 a．在Project Navigator窗口的File标签中的led.v文件单击鼠标右键，在弹出的对话框中单击Set as Top-level Entiy选项。将led.v设置为顶层实体。 b.选择Processing→Start→Start Analysis Synthesis 进行综合编译，也可使用工具栏的综合编译按钮启动编译。 c.若在编译过程中发现错误，则找出并改正错误，直到编译成功。 （2）从设计文件创建模块 a．在Project Navigator窗口的File标签中的.bdf文件单击鼠标右键，在弹出的对话框中单击Set as Top-level Entiy选项。将.bdf设置为顶层实体。 b．在File→Create/Updata项选择Create Symbol File for Current file ，单击确定。生成led.bsf文件。 （3）添加led.bsf模块到QuartusII顶层模块 （4）添加引脚和其它基本单元 （5）根据表3.1分配FPGA管脚 （6）器件和管脚的其它设置 将没有用到的管脚设置为三态输入。 3）设置编译选项并编译硬件系统 （1）设置编译选项 （2）编译硬件系统 在Project Navigator窗口的File标签中的led_test.bdf文件单击鼠标右键，在弹出的对话框中单击Set as Top-level Entiy选项。将led_test.bdf设置为顶层实体。选择Processing→Start Compilation 进行全程编译，并改正出现的错误。出现的警告信息忽略不计。 （3）查看编译报告 4）下载硬件设计到目标FPGA 使用下载电缆连接实验箱的JTAG口与主计算机，接通实验箱电源。下载生成的led_test.sof文件。 5）观察LED的状态 五、实验程序module led(led); output[7:0] led; assign led = 8 endmodule 六、结果分析实验二 流水灯实验一、实验目的二、实验内容三、实验原理 四、实验步骤五、实验程序module ledwater(led,clk); output[7:0] led; input clk; reg[8:0] led_r; assign led = led_r[7:0]; always @(posedge clk) begin led_r = led_r 1; if(led_r == 9d0) led_r = 9b111111111; end endmodule 自己写的分频模块： module fenpin_48MHz(sclk,clkout); input sclk; output clkout; reg [15:0] Q; always @(posedge sclk) begin if(Q=16d4800000) Q = 16d0; Q = Q+1b1; end assign clkout = (Q==16d2400000)?1b1:1b0; endmodule 六、结果分析module topled (clock,led); input clock; output [7:0]led; wire p; int_div u1( .clock(c