波形发生器推荐.docVIP

电子设计大赛 —波形发生器 目 录 1 引言 4 2 设计原理 4 2.1 系统方案设计 4 2.1.1 测量方法的比较与选择 4 2.1.2 系统组成以及工作原理 4 3 单元电路设计 5 3.1 输入模块设计 5 3.2 波形发生模块的设计 5 3.3 D/A转换模块 6 3.4 信号变换电路 6 4 软件设计 7 5 性能测试与误差分析 12 5.1 测试仪器 12 5.2 测试方法 13 5.3 测试数据 13 5.4 误差分析 13 6 结论 13 参考文献 14 附 录 15 波形发生器 摘要：该方案的硬件电路以FPGA为核心器件，由波形发生控制电路、D/A转换电路、信号变换电路输入部分、显示部分五个模块组成，采用硬件描述语言VHDL进行编程，可以根据需要产生相应稳定的波形。由FPGA控制的波形发生器可输出正弦波、方波、三角波，其频率可调。能输出正弦波、方波、三角波的组合波形，且组合波形频率可调。 关键字：波形发生器；FPGA；VHDL引言 设计原理 系统方案设计 测量方法的比较与选择 FPGA来完成设计。FPGA编程灵活，可以实现三角波、正弦波的数字化处理，讲一个周期内的采样点存储起来，生成频率和幅值都可调的正弦波活三角波，再通过D/A转换和滤波电路便可得到模拟波形。利用该方案，编程简单、实现灵活。 综上，选择方案二来完成设计。 系统组成以及工作原理 D/A转换电路、信号变换电路、键盘以及显示部分。 波形发生控制电路由FPGA来完成，D/A转换器负责将ROM输出地数据转换为模拟信号，经录播电路后输出。 单元电路设计 输入模块设计 S11的译键值是1，S122，是3的译键值是3，S14的译键值是4，S21的译键值是5，S22的译键值是6，S23的译键值是7，S24的译键值是8，S31的译键值是9，S32的译键值是0，S33的译键值是A，功能是小数点，S34的译键值是B，功能是后退，S41的译键值是，功能是实现各位加一，S42的译键值是D，功能是实现十位加一，S43的译键值是E，实现清零功能，S44的译键值是F，功能是实现送数。 波形发生模块的设计 FPGA控制的信号发生器可输出正弦波、方波、三角波以及组合波形，其频率可调，输出波形的频率范围为100Hz～20kHz≤100Hz。输出波形幅度范围0～5V0.1V（峰-峰值）调整 。 D/A转换模块 D/A转换选用DAC0832作为主要信号发生芯片，它是8位数字模拟转换芯片，在数字输入端送入型号后，经过转换后在模拟信号输出端可以得到与数字成正比关系的模拟电流信号，模拟信号与数字量有如下关系： UA741通用高增益运算通用放大器,是较常用的运放之一。应用非常广泛, 双列直插8脚或圆筒8脚封装。工作电压±22V,差分电压±30V,输入电压±18V,允许功耗500mW。 信号变换电路 阻抗变换和放大采用同比例放大，具有输入阻抗高的特点，但有共模输入电压，为了提高输入电阻，限制共模输入电压幅值，在输入端并联100电阻。限幅电路的主要目的是限制信号的幅度，保护运放的输入级且提高输入电压的变化速度。将信号转换成幅值5V的方波。整形电路是将输出电压波形边沿变陡去除噪声。 NE5532是高性能低噪声运放，与很多标准运放相似，它具有较好的噪声性能，优良的输出驱动能力及相当高的小信号与电源带宽。软件设计 FPGA控制的信号发生器可输出正弦波、方波、三角波以及组合波形，其频率可调，输出波形的频率范围为100Hz～20kHz≤100Hz。输出波形幅度范围0～5V0.1V（峰-峰值）调整 。FPGA内部结构如图4.1所示。 首先在FPGA中按一定的采样点数将波形一个周期的数据信息预先存储于ROM表，利用Mega Wizard Plug-In Manager定制波形信号数据ROM宏功能块，并将以上的波形数据加载于此ROM中。表中包含着一个周期的数字波形幅值，每个地址对应波形中0到360度范围内的一个相位点的幅值，然后键盘控制FPGA读取ROM表中写好的数据，送至D/A转换模块，再经低通滤波器将信号输出的波形进行进一步调整，滤波后由示波器观察输出波形。同时，由键盘输入控制，转换读取数据ROM表格，来转换输出波形的种类；改变FPGA读取ROM表的读数间隔来改变输出信号的频率。 键盘模块 如4.2所示，输入clk_k是1k的频率，clk_40k是40k 的时钟脉冲，经键盘模块中数据的转换和键盘控制的定义，输出了控制数码管显示disp_data；控制数码管扫描显示的disp_sel；键盘行输出key_hang ；二-十进制数输出data_p和小数点控制data_pp；键盘模块用于产生控制键盘和转换成二-十进制数的信号