阵列乘法器推荐.docVIP

PAGE 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：阵列乘法器的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期： 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc250654042 第1章 总体设计方案 PAGEREF _Toc250654042 \h 1 HYPERLINK \l _Toc250654043 1.1 设计原理 PAGEREF _Toc250654043 \h 1 HYPERLINK \l _Toc250654044 1.2 设计思路 PAGEREF _Toc250654044 \h 2 HYPERLINK \l _Toc250654045 1.3设计环境 PAGEREF _Toc250654045 \h 3 HYPERLINK \l _Toc250654046 第2章 详细设计方案 PAGEREF _Toc250654046 \h 5 HYPERLINK \l _Toc250654047 2.1 顶层方案图的设计与实现 PAGEREF _Toc250654047 \h 5 HYPERLINK \l _Toc250654048 2.1.1创建顶层图形设计文件 PAGEREF _Toc250654048 \h 5 HYPERLINK \l _Toc250654049 2.1.2器件的选择与引脚锁定 PAGEREF _Toc250654049 \h 5 HYPERLINK \l _Toc250654050 2.1.3编译、综合、适配 PAGEREF _Toc250654050 \h 6 HYPERLINK \l _Toc250654051 2.2 功能模块的设计与实现 PAGEREF _Toc250654051 \h 6 HYPERLINK \l _Toc250654052 2.2.1 细胞模块的设计与实现 PAGEREF _Toc250654052 \h 6 HYPERLINK \l _Toc250654053 2.2.2 全加器模块的设计与实现 PAGEREF _Toc250654053 \h 7 HYPERLINK \l _Toc250654054 2.3 仿真调试 PAGEREF _Toc250654054 \h 10 HYPERLINK \l _Toc250654055 第3章 编程下载与硬件测试 PAGEREF _Toc250654055 \h 12 HYPERLINK \l _Toc250654056 3.1 编程下载 PAGEREF _Toc250654056 \h 12 HYPERLINK \l _Toc250654057 3.2 硬件测试及结果分析 PAGEREF _Toc250654057 \h 12 HYPERLINK \l _Toc250654058 参考文献 PAGEREF _Toc250654058 \h 14 HYPERLINK \l _Toc250654059 附录（电路原理图） PAGEREF _Toc250654059 \h 15 第1章 总体设计方案 1.1 设计原理 乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，执行一次乘法的时间至少是执行一次加法时间的n倍，不能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。阵列乘法器采用类似于人工计算的方法进行乘法运算。人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。 图1.1 人工计算乘法示例 阵列乘法器采用类似人工的计算方法来完成乘法计算。阵列的每一行送入乘数的每一位数位，而各行错开形成的每一斜列送入被乘数的每一数位。该方案所用加法器数量很多,但内部结构规则性强,标准化程度高, 适于用超大规模集成电路的批量生产。总体结构如图1.2所示。 1.2 设计思路 一、整体部分：阵列乘法器采用的是先逐位求解部分积，由于求解每一位的部分积是并行完成的，因此可以节省很多的计算时间，由于本课程设计要求的是设计一个四位乘四位的阵列乘法器，因此可设计4×4个细胞模块组成，每个模块