EDA技术实验指导汇编.docVIP

实验一 QuartusⅡ文本输入法设计组合逻辑电路 （1）实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合逻辑电路的设计、仿真和硬件测试。 （2）实验内容： Ⅰ.利用QuartusⅡ完成2选1多路选择器的文本编辑输入、编译和仿真测试，给出仿真波形分析说明。 【参考程序】： ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s =‘0 THEN y = a ; ELSE y = b ; END IF; END PROCESS; END ARCHITECTURE one ; Ⅱ.对Ⅰ进行引脚锁定及硬件下载测试。建议选择实验电路模式5（参考附图F-5），用键1（PIO0,引脚号为1）控制s； a和b分别接clock5(引脚号为16)和clock0（引脚号为93）；输出信号y接扬声器spker（引脚号为129）。通过短路帽选择clock5接1024Hz信号，clock0接256Hz信号。最后进行编译、下载和硬件测试实验（通过键1控制s，可使扬声器输出不同音调）。 （3）实验报告： 实验Ⅰ的仿真波形报告分析说明。 实验Ⅱ硬件测试的详细实验说明。 实验二 QuartusⅡ文本输入法设计时序逻辑电路 （1）实验目的：熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序逻辑电路的设计、仿真和硬件测试。 （2）实验内容： Ⅰ.用VHDL设计一个带异步复位的D触发器，并利用QuartusⅡ进行编辑输入、编译、仿真及硬件测试。建议使用实验电路模式5。 Ⅱ.用VHDL设计一个带同步复位的8位锁存器，并利用QuartusⅡ进行编辑输入、编译、仿真及硬件测试。建议使用实验电路模式1,PIO7-PIO0接输入信号（键1、键2控制输入），PIO39-PIO32接输出信号，PIO48(键7)接复位信号，时钟信号接CLOCK0。 （3）实验报告： 给出实验Ⅰ的设计程序、仿真波形报告的分析说明及硬件测试的结果。 给出实验Ⅱ的设计程序、仿真波形报告的分析说明及硬件测试的结果。 分析比较两个实验的仿真和硬件测试结果，说明这两种电路的异同点。 实验三 QuartusⅡ图形输入法设计逻辑电路 （1）实验目的:熟悉使用QuartusII的原理图输入方法设计简单组合逻辑电路,掌握层次化原理图设计的方法。 （2）实验原理： 一个1位全加器可以由两个半加器和一个或门构成，其电路原理图如下： 图3-1 半加器原理图 表3-1 半加器真值表 a b so co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 图3-2 全加器原理图 （3）实验内容 Ⅰ. 完成半加器的设计，包括原理图输入、编译、仿真，并将此半加器电路设置成一个硬件符号入库。 Ⅱ. 建立一个更高层次的原理图文件，利用以上获得的半加器构成1位全加器，并完成编译、仿真及硬件测试。 建议选择电路模式5（参考附图F-5），键1、键2、键3（PIO0/1/2）分别接ain、bin、cin，发光管D2、D1（PIO9/8）分别接sum和cout。 （4）实验报告 1.给出实验Ⅰ的仿真波形报告分析。 2.给出实验Ⅱ的仿真波形报告分析。 3.分别给出实验Ⅰ和实验Ⅱ的硬件测试过程说明和结果分析。 实验四 7段数码显示译码器设计 （1）实验目的：学习7段数码显示译码器的设计；学习VHDL的CASE语句应用。 （2）实验原理：7段数码显示译码器是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。图4-1是共阴七段数码管，译码器的输出信号的7位分别接数码管的7个段，高位在左，低位在右。例如当输出信号为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发光，于是数码管显示“5”。注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，程序中的输出端应改为8位的标准逻辑位矢量。 图4-1 共阴数码管及其电路 （3）实验内容: Ⅰ.用VHDL中的CASE语句设计一个显示十六进制数的7段数码显示译码器，输入是从“0000”～“1111”16个4位二进制数，数码显示的是从‘0’～‘F’16个字符。在QuartusII上进行编辑、编译及仿真，给出其所有信号