EDA课程设计电子摇奖器.doc

电 子 课 程 设 计 ——电子摇奖器 学 院 班 级 姓 名 学 号 指导老师 2009年12 目录 设计任务与要求----------------------------------- 总体框图-------------------------------------------- 器件选择-------------------------------------------- 功能模块-------------------------------------------- 总体设计图-----------------------------------------  电子摇奖器 设计任务与要求 1、电子摇奖器能随机的产生6位号码，并显示在七段数码管上； 2、设有“起始”，“停止”和“复位”键。按起始键，数码开始滚动，且速度较快，按停止键停止，按复位键后，6位数为全0； 3、6位号码没有相关性，互相独立。 二、总体框图 设计思路：根据题目要求“能随即产生6位号码，并显示在七段数码管上”想到需要设计一个6位数码扫描显示电路，其中每个数码管的7个段g,f,e,d,c,b,a都分别连在一起，6个数码管分别由6个选通信号K1到K6来选择，被选通的数码管显示数据，其余关闭。在此使用3-8译码器来完成选择功能。如在某一时，K1为高电平，其余选通信号为低电平，这是仅K1对应的数码管显示来自段信号端的数据，而其它5个数码管呈现关闭状态。根据这种电路情况，如果希望在6个数码管显示希望的数据，就必须使得6个选通信号K1到K6分别被单独选通，与此同时，在断信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫描，就能实现扫描显示的目的。 将50MHZ的频率经分频器(DIV)2500分频得10000HZ加在扫描器（SELTIME）上,此为扫描器的扫描频率。扫描器的输入端接6个锁存器(REG4B)，锁存住所需数字以便能够显示，锁存器的输入端接6个十进制计数器（CNT10），将6个计数器串联起来，构成10*10*10*10*10*10的计数器。 由于题目要求“设有‘起始’。‘停止’‘复位’键”，所以将十进制计数器的使能端作为‘开始’与‘停止’键。使能端为高电平1时计数器开始计数即‘开始’，使能端为低电平0时停止计数即‘停止’。同时计数器的置位端设为清零端即‘复位’。给计数器的时钟端加高50MHZ的频率，在时钟上升沿到来的时候计数器计数，时钟下降沿到来的时候锁存器将所计数锁存。因此当按‘开始’键时数码管上数字开始滚动，且速度较快，按‘停止’键的时停止计数，并在数码管上显示所寄存数字，按复位键后，6位数为全0. 三、选择器件 1、装有QuartusII软件的计算机一台。 2、芯片：使用altera公司生产的Cyclone系列芯片，如EP1C12Q240C8芯片。 3、EDA实验箱一个。 4、下载接口是数字芯片的下载接口（JTAG）主要用于FPGA芯片的数据下载。 5、拨码开关。 6、时钟源。 Cyclone器件的配置器件。 Cyclone的配置器件 配置器件 器件数量 EP1C3 EP1C4 EP1C6 EP1C12 EP1C20 EPCS1 1 1 1 N/A ?N/A EPCS4 1 1 1 1 1 EPC2 1 1 1 2 2 EPC4 1 1 1 1 1 EPC8 1 1 1 1 1 EPC16 1 1 1 1 1 Cyclone的性能特性新的可编程体系结构，实现低成本设计。 嵌入式存储器资源支持多种存储器应用和数字信号处理(DSP)实现 专用外部存储器接口电路，支持与DDR FCRAM和SDRAM器件以及SDR SDRAM存储器的连接。 支持串行总线和网络接口以及多种通信协议 片内和片外系统时序管理使用嵌入式PLL 支持单端I/O标准和差分I/O技术，LVDS信号数据速率高达640Mbps。 处理功耗支持Nios II 系列嵌入式处理器 采用新的串行配置器件的低成本配置方案 Quartus II 软件OpenCore评估特性支持免费的IP功能评估 仿真波形： 3-8译码器功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只