- 1、本文档共24页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
毕业设计人脸识别系统硬件平台
目 录
[摘要] 1
1 绪论 2
1.1 人脸识别技术 2
1.1.2 本课题研究的内容 2
1.1.3 DSP 技术在图像处理中的应用 2
2人脸识别系统硬件平台的方案设计 3
2.1系统硬件平台的方案比较 3
2.2系统设计中的关键问题 3
2.2.1 DSP的发展 3
2.2.2 定点 DSP 芯片 TMS320C6414 介绍 5
2.2.3 FPGA芯片的选择 6
3 系统硬件平台的设计 7
3.1 系统硬件平台的框图 7
3.2 视频输入模块设计 8
3.2.1 模拟视频信号的采集 8
3.2.3 AD9883 电路的接法 8
4 系统外部存储器接口的设计 9
4.1 SRAM 的选择 9
4. 2 C6414外部存储器的接口设计 10
4. 3 EMIFA接口扩展 10
4.4 FPGA的配置的方法 11
4.4.1 JTAG接口控制 11
4.5 DSP 代码加载方式 12
4.6 电源模块设计 12
4.7 其它外围电路设计 14
4.8 RS232串口通信模块 14
4.9 D/A转换及VGA显示接口设计 15
5. 高速PCB板设计 16
5.1 板级设计的基础理论 16
5.1.1 PCB布局 16
5.1.2 一般的布线规则 16
5.1.3 高速布线规则 17
5.1.4高速电路的过孔设计 17
5.2电源层和地层的设计 18
5.2.1电源和地的分配 18
5.2.2电源和地的布线设计 18
6. 主要的工作及难点 19
6.1 本设计的主要工作 19
6.2遇到的难点 20
7.结束语 20
致谢 20
附录: 22
[摘要] 本论文讨论了人脸识别的硬件平台的搭建。人脸识别的硬件系统主要包括三个模块:图像采集模块、图像处理模块和数据输出模块。图像采集模块主要由摄像头和图像专用数模转换电路组成。专用图像A/D有三个模拟输入端分别接摄像头的R、G、B,分别转换摄像头输出的三种颜色的模拟信号。由于采集的图像是实时的,所以转换后的数据量非常大,系统使用了两路SRAM,组成“乒乓”式存储方式,采集的图像数据先缓存到其中一个SRAM中,当第一个SRAM存满后立即由FPGA切换到另外一个SRAM中,同时第一个SRAM就会经FPGA被读到DSP中进行处理,DSP把处理过的结果即人脸的生物特征值保存在FLASH存储器中,并把采集来的图像转换到VGA设备上以便实时显示采集到的图像内容,以作监视用。控制信号主要是系统对人脸识别正确与否时的相应提示信号,如语音等。
关键词:人脸识别,数字信号处理器(DSP),现场可编程逻辑门阵列(FPGA),图像采集
Abstract: This thesis discusses the hardware platform structures of face recognition. The hardware system of face recognition consists of three main modules: image acquisition module, image processing module and the data output module. Image acquisition module mainly consists of camera and special digital-to-analog converter circuit of images. Special digital-to-analog converter circuit of images includes three analog input terminals that were received R, G, B of camera, and were converted output of the three colors of the analog signal to digital signal separately. Because the image is a collection of real-time, the conversion of data is very large, the system uses two parts of SRAM, formed a ping-pong memory, the image data collection firstly go to a cache SRAM, when the first one is full ,the image data switch to another SRAM by FPGA immediately. Meanwhile the first SR
文档评论(0)