第二章 微型计算机基本结构.pptVIP

第二章 微处理器与系统结构 2.1 微处理器性能指标 2.2 8086微处理器结构 2.3 8086引脚及其功能 2.4 8086存储器与I/O组织结构 2.5 8086总线操作及时序 2.6 8086系统配置 2.7 80X86微处理器结构 运算器 2.1 微处理器性能指标 字长：决定微处理器与外部存储器、输入/输出部件之间一次交换的二进制数据位数，即数据总线的宽度。如8、16、32、64位。 指令数：8086的指令集为基本指令集，扩充指令 运算速度：寄存器加法指令的 执行时间 主频：即微处理器时钟频率。如Pentium4 2GHz 同系列的微处理器，主频越高，速度越快。 但主频相同的微处理器，速度不一定都相同，因结构有差异 外频：微处理器外部总线工作频率。如Pentium4 2GHz的外频为400MHz 访存空间：决定访存空间。如36位地址线访问236=64GB存储单元，地址线宽度决定了访存空间。 微处理器主要性能指标 高速度缓存(CACHE)：L1/L2 Write-through缓存，只对读有效 write-back缓存，对读写都有效 虚拟存储空间 多处理器系统 超标量结构：一个时钟周期内执行一条以上的指令。 低标量结构：一条指令至少需要一个以上的时钟周期 工作电压：微处理器正常工作所需要的电压，早期为5V，后来有3.3V,2.8V,1.5V等。 制造工艺：晶体管之间的最小线距， 0.35?m, 0.25?m, 0.18?m, 0.13?m等 微处理器标识 微处理器 2.2 8086微处理器结构 INTEL78年推出（79年推出8088 ） 4万多个晶体管(8088为2.9万个晶体管) 时钟频率4.77MHZ 数据线16位（8088的数据线8位） 地址线20位 40脚DIP封装 81年推出Personal Computer（个人计算机、微机） 2.2.1 8086CPU功能结构图 8086 CPU结构 一、8086执行部件EU 算术逻辑单元ALU(Arithmetic and Logic Unit) 进行所有的算术和逻辑运算 计算寻址单元的十六位偏移地址EA(Effect Address) EU控制器 接收指令队列中的指令，进行指令译码、分析，形成各种控制信号，实现EU各个部件完成规定动作的控制 标志寄存器F 通用寄存器 二、8086总线接口部件BIU(Bus Interface Unit) BIU负责与 M、I/O 端口传送数据、地址。 访问存储器时，需要生成20位的物理地址； 要不断从内存中取指令并送到指令队列； CPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的M或I/O口 指令队列缓冲器 8088为4字节，8086为6字节。为FIFO(先进先出)结构 指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行； 指令队列只要有空，BIU自动执行取指操作，直到填满为止； 若EU要进行M/IO存取数据，BIU在执行完现行取指操作周期后进行。 当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入队列 BIU的段寄存器 4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同 CS：Code Segment Register代码段寄存器，指示当前执行程序所在存储器的区域 DS：Data Segment Register数据段寄存器，指示当前程序所用之数据的存储器区域。 SS：Stack Segment Register堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域 ES：Extra Segment Register附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到 指令指针 IP—Instruction Pointer指令指针寄存器 用来存储代码段中的偏移地址; 程序运行过程中IP始终指向下一次要取出的指令偏移地址 通常不能被直接访问，也不能直接赋值，指令中不会出现IP。 总线控制逻辑 处理器与外界总线联系的转接电路。 包括三组总线：20 位地址总线，16/8位双向数据总线，一组控制总线 地址生成器 三、EU与BIU的协同工作 在一条指令的执行过程中可以取出下一条（或多条）指令，指令 在指令队列中排队； 在一条指令执行完成后，就可以立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度。 2.2.2 8086/8088的寄存器结构 8086的通用寄存器 通用寄存器 一般，通用寄存器可以用于任何指令的任意操作，可以相互替换 16位的数据寄存器可分解为