RF_FPGASX50T芯片概要设计(版本号V2 17).doc

SP5203 RF_FPGASX50T芯片概要设计 文件编号 xxxx 修订 2.17 版本记录： 版本 日期 修改者 修订内容 1.3 2009-2-23 安丰军 创建此文件 1.3.1 2009-3-3 安丰军 芯片由XC3S1400A-4FG676C修改为XC5VSX35T-1FFG665C； 根据和驱动的讨论以及收发链路处理流程的讨论修改模块划分； 1.3.2 2009-3-6 安丰军 流程细化； 更改AD/DA芯片； 1.4.0 2009-6-24 安丰军 根据最新的程序1.03修改文档； 2.12 2010-5-20 安丰军 魏江博 根据最新的程序2.12修改文档，并更名为《RF_FPGASX50T芯片概要设计》； 2.13 2010-6-22 安丰军 魏江博 根据最新的程序2.13修改文档： 更改“clk_board_ctl寄存器说明”中的发射/接收滤波器选择反置的问题； FPGA芯片由XC5VSX35T更换为XC5VSX50T； “附录一：内部寄存器地址分配说明”移到《RF_FPGASX50T芯片详细设计》中； 2.13 2010-7-7 安丰军 魏江博 接收链路信号处理模块重新细化二级模块。 2.13 2010-7-13 安丰军 根据评审结果修改 2.17 2011-3-4 安丰军 刘晋东 根据最新的程序2.17修改文档，并更新版本号为2.17： 修改RF_FPGASX50T芯片的内部功能模块结构图； 根据程序修改各模块接口； FLASH接口部分添加芯片兼容性的内容； 修改时钟/复位模块框图，按最新程序添加或删除相关时钟/复位信号； 修改LBUS控制模块框图； 添加数据延迟部分的说明； 修改模拟补偿滤波器部分的说明； 目录 目录 - 3 - 1 RF_FPGASX50T芯片介绍 - 6 - 2 RF_FPGASX50T芯片综述 - 7 - 2.1 RF_FPGASX50T芯片应用环境 - 7 - 2.2 RF_FPGASX50T芯片功能简述 - 7 - 2.3 RF_FPGASX50T芯片的内部功能模块划分 - 8 - 2.4 RF_FPGASX50T芯片的内部功能模块结构图 - 9 - 2.5 RF_FPGASX50T芯片处理流程 - 9 - 2.5.1 下行支路简介 - 10 - 2.5.2 上行支路简介 - 10 - 2.5.3 反馈补偿支路简介 - 10 - 2.5.4 控制支路简介 - 10 - 3 RF_FPGASX50T芯片管脚信号定义 - 11 - 3.1 RF_FPGASX50T芯片管脚定义 - 11 - 3.2 RF_FPGASX50T芯片外部接口 - 16 - 3.2.1 Local Bus接口 - 16 - 3.2.2 RocketIO接口 - 20 - 3.2.3 AD9779A接口 - 26 - 3.2.4 ADS62C15接口 - 27 - 3.2.5 AD7680接口 - 29 - 3.2.6 DDR2 SDRAM接口 - 30 - 3.2.7 FLASH接口 - 35 - 3.2.8 小数分频模块接口 - 38 - 3.2.9 RF板控制接口 - 38 - 3.2.10 温度监控模块接口（TMP141/Heater） - 39 - 3.2.11 SP5162时钟板控制接口 - 40 - 4 模块结构详细说明 - 41 - 4.1 时钟/复位控制模块 - 41 - 4.1.1 功能描述 - 41 - 4.1.2 接口说明 - 41 - 4.1.3 实现说明 - 42 - 4.1.4 表项/寄存器设置 - 43 - 4.1.5 重要资源使用情况说明 - 43 - 4.2 LBUS控制模块 - 43 - 4.2.1 功能描述 - 43 - 4.2.2 接口说明 - 43 - 4.2.3 实现说明 - 50 - 4.2.4 表项/寄存器说明 - 55 - 4.2.5 重要资源使用情况说明 - 55 - 4.3 GTP收发模块 - 55 - 4.3.1 功能描述 - 55 - 4.3.2 接口说明 - 56 - 4.3.3 实现说明 - 57 - 4.3.4 表项/寄存器设置 - 57 - 4.3.5 重要资源使用情况说明 - 57 - 4.4 发射链路信号处理模块 - 57 - 4.4.1 功能描述 - 57 - 4.4.2 接口说明 - 57 - 4.4.3 实现说明 - 59 - 4.4.4 表项/寄存器设置 - 63 - 4.4.5 重要资源使用情况说明 - 63 - 4.5 接收链路信号处理模块 - 63 - 4.5.1 功能描述 - 63 - 4.5.2 接口说明 - 63 - 4.5.3 实现说明 - 66 - 4.5.4 表项/寄存器设置