一种应用于增益单元嵌入式动态随机存储器的自适应动态刷新及写电压调整方案-微电子学与固体电子学专业论文.docx

第1章学论它能极大地改善系统的整体性能并能创造出很多潜在的新应用。将大规模的eDRA玉左和逻辑电路集成在一块单一的芯片上具有如下的主要优点[2j:(1)更高的通讯带宽。(2)低功耗操作。(3)芯片面积更小和管脚数更少。(4)速度更快。eDRA工滩和其他逻辑电路共同集成在一个芯片内，可以省去大量的缓冲器和FO，从而可以有更高的速度，更小的面积和更低的功耗。基于以上提到的优点，eDRAM 的研究工作及其市场将在未来得到迅速的发展和扩大。但是，由于DRAM与逻辑电路之间的不同，从工艺集成的角度来看，要想实现eDRAM 技术，还有很多问题需要解决，比如DRAM 器件与逻辑器件之间性能的差异，以及需要增加的很多复杂的工艺步骤。从设计角度来看，由于DRAM 单元本身特性毕竟与SRA .M 不同，DRAM 单元需要刷新的特点使得其数据接口相对与SRAM 接口更复杂，将DRAM 的接口SR人M 化是在设计及应用中的一个研究方向;另外，DRAM单元数据存取时}、日J(dataaeeesstime)taeeess相比SRAM要慢，如何获得更快的存限速度也是一个重要的研究方向;再次，DRAM的实现方式多种多样，如何选择一种在工艺集成上和设计应用上都较友好的DRAM 单元并针对其特性进行相应的设计也是研究热点。下面将列举几种现阶段正在应用或研发的eDRAM技术，并比较它们与逻辑电器集成的可实现性和简易性以及在设计应用中的难点。1.2 儿种新型嵌入式动态随机存储器1.2.1IT IC eD RA M这种传统的ITICDR八M结构在大尺寸时代得到很好的发展和应用，技术己经很成熟。但是当技术代逐渐变小，在90二技术代之后，这种结构进一步缩小面临着很大的困难。因为为了保持很高的信号噪声比(S州:atio)，必须在缩小尺寸的同时尽量保持存储电容CS的值不变以便保持所存信号的可靠性。虽然有很多的技术正用于改善这一局面，比如用高介电常数的介质膜的层叠电容一种应用于增益单元嵌入式动态随机存储器的自适应动态刷新及写电压调整方案(:tackede即acito:)和高宽长比的沟槽电容(trenehc即aeitor)等技术。但是随着进一步的scalingdown，1TlCDRA五I结构的实现将会越来越困难。图1.2 是目前主流的stacked c叩aeitor 和treneh c即acitor 与逻辑器件(M OSFET) 集成在一起时的一个示意图。(司((沁己泥dca因〔而了了MM MT2 22每每蒸;;;洲洲L叩落仁。n!yyy旧旧T哪chca因dtoff fMM MTZZ Z毛毛en 小小二二然‘‘;娅一;;一涵““痴阳口痴‘。‘油\\麦\(((口口口T育育TT卿卿{{{(a) 层叠电容DRA M 单元(b)逻辑单元(c)沟槽电容DRA M 单元图1.2集成比较示意图l3]如图1.2所示，:tacked技术中电容远远高于逻辑电路中MOS结构，其中MTI和MTZ分别代表第一层和第二层互连金属层。若将stackedcaPacitor和逻辑电路集成在一起，它将抬高MTI的高度，使得MTI远离MOS管，这使得MTI与MOSFET之间的接触(contact)的长宽比例变得比原来的标准工艺大得多以满足MTI与MOS管的接触，这样会造成很大的接触电阻。若如图1.2(c)所示的trench capacitor和逻辑电器集成在一起，虽然在硅表层一上解决了结构的问题，MTI可以不用抬高，但以此为代价，必须在硅底部开一个根细长的沟槽(其长宽比已经做到大于40/1)，这对工艺技术的要求(如热处理)很高，而且进一步scahngd。二的压力越来越大。综上所述，ITIC DRAM结构用于eDRAM并不是十分理想，虽然TSM C已经研发出60njn 下的ITlceDRAM[#]，但是其工艺的复杂性和成本是最大的第l章导论问题。在半导体工艺特征尺寸越来越小的发展趋势下，制造大电容是非常困难的，这带来了物理或工艺实现上的障碍。因此，对于无电容型的eDRAM的研究是近年来备受关注的研究热点，无电容型的eDRA人1单元可以获得与逻辑工艺更优的兼容性，更简单的设计流程。但由于没有真正意义上的电容，所以数据保持时间(data retentiont而e)rreten:i。。短，或“o”与“1’，之间的信号容差过小等是这类存储器共同需要攻克的难题。下面将要介绍的就是几种新型的无电容型eDRAM 单元及其各自的优缺点。1.2.2 IT-S R A MMosys公司早在1998年就提出IT-SRAM的概念，其重点是将DRAM的接口SRAM 化，这样客户使用就会非常方便。其核心单元与ITIC类似，只是将电容C用MOS管本身的电容特性来代替，如图13所示，从而设计出与标