集成电路设计VHDL教程第12课.pptVIP

  1. 1、本文档共24页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
有限状态机(P145-154) 一、什么是有限状态机 状态 我们经常处于不同的状态中。如:吃饭、上课、睡觉……。 在现实中,有很多机器工作在有限的几个状态中;有很多事情可以用有限的几个状态表示,如电视机、红绿灯、自动售卖机……。 机器将工作在哪个状态,往往受当前输入以及机器过去曾处于的状态影响。 有限状态机 我们可以设计这样一类数字电路作为控制器,电路控制机器的状态变化;如果状态数目有限,这类电路就被称为有限状态机。 除了输入部分和输出部分外,有限状态机还含有一组记忆有限状态机的内部状态的寄存器,它们常被称为状态寄存器。 在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关。 状态机举例: 音量控制。用两个按键“+”和“-”控制5级音量变化。 红绿灯。绿灯亮50s后,转为黄灯;黄灯亮10s后,转为红灯;红灯亮30s后,转为绿灯。 二、有限状态机的设计 有限状态机的结构 有限状态机由组合逻辑和寄存器逻辑组成。其中,寄存器逻辑的功能是存储有限状态机的内部状态。 而组合逻辑有可以分为输入逻辑和输出逻辑两部分,输入逻辑的功能是确定有限状态机的下一个状态,输出逻辑的功能是确定有限状态机的输出。 有限状态机VHDL设计举例:一位AD转换器。 有限状态机的分类 有限状态机分为: Moore型状态机; Mealy型状态机。 Moore状态机 输出仅取决于其所处状态的状态机为Moore状态机。 Moore状态机的应用举例:存储控制器 (P147-149) 存储控制器发出读或写控制信号,控制存储单元进行读或写。存储控制器的实体为: 存储控制器处于四个状态:等待(idle)、判断(decision)、读(read)和写(write)四种状态。状态间的转变如状态图所示: 可以用三个进程表示存储控制器的工作情况。三个进程中: 一个进程根据输入和当前的状态产生下一个状态; 一个进程描述状态寄存器,保存下一个状态; 一个进程根据当前的状态,控制输出的信号。 根据输入和当前的状态产生下一个状态的进程: 描述当前状态对输出信号控制的进程: 描述状态寄存器的进程: Mealy状态机 Mealy状态机的输出不仅与当前状态有关,还与输入有关。 Mealy状态机应用举例:码型检测器 (P150-154) 码型检测器可接收一串编码,若编码与检测器的目标码组相同,则码型检测器输出有效标志信号。 检测器的目标码组有8位,因此检测器有8个状态,分别为s0(0), s1(1), s2(1), s3(0), s4(0), s5(1), s6(0), s7(0)。状态图如下所示: 可以用三个进程表示码型检测器的工作情况。三个进程中: 一个进程根据输入和当前的状态产生下一个状态; 一个进程描述状态寄存器,保存下一个状态; 一个进程根据输入和当前状态控制输出; 描述状态寄存器的进程: 根据输入和当前的状态产生下一个状态的进程 根据输入和当前状态产生输出的进程: * * 第1级 第2级 第3级 第4级 第5级 “+” “+” “+” “+” “-” “-” “-” “-” “-” “+” (输入逻辑) (输出逻辑) LOW do=‘0’ HIGH do=‘1’ ai=‘0’ ai=‘1’ LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY adc IS PORT ( ai: IN STD_LOGIC; clk: IN STD_LOGIC; do: OUT STD_LOGIC); END adc; ARCHITECTURE a OF adc IS TYPE StateType IS (LOW, HIGH); SIGNAL state, next_state : StateType; BEGIN LOW do=‘0’ HIGH do=‘1’ ai=‘0’ ai=‘1’ nextstate: PROCESS (clk) BEGIN IF(clk‘EVENT AND clk=1) THEN state = next_state; END IF; END PROCESS; transitions: PROCESS (ai, state) BEGIN CASE state IS WHEN LOW = IF (ai=1) THEN next_state = HIGH; ELSE next_state = LOW; END IF;

文档评论(0)

iris + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档