集成电路设计基础第1章概述byZeng.pptVIP

山东大学信息学院 曾凡太 集成电路设计 E-mail: zftforcanada@ 2009年 目录 第1章 集成电路设计概述 第2章 IC制造材料、结构与理论 第3章 集成电路基本工艺 第4章 集成电路器件工艺 第5章 MOS场效应管特性 第6章 集成电路器件及SPICE模型 第7章 集成电路版图设计 第8章 模拟集成电路设计技术 第9章 集成电路基本单元与版图 第10章 数字VLSI系统设计基础 第11章 集成电路的测试和封装 第12章 集成电路发展展望 第一章 集成电路设计概述 1.1 集成电路的发展 1.2 集成电路设计流程及设计环境 1.3 集成电路制造途径 1.4 集成电路设计知识范围 认识晶圆和集成电路 裸片 键合(连接到封装的引脚) 封装，成品 应 用 1.1 集成电路的发展 1.2 集成电路设计流程及设计环境 1.3 集成电路制造途径 1.4 集成电路设计知识范围 1947年12月16日, 美国贝尔实验室(Bell-Lab) , William Shockley领导的研究小组发现了晶体管效应。☆ 1948年6月向全世界公布。 1956年，W. Shockley, John Bardeen, Walter Brattain 获诺贝尔物理奖, ‘for their researches on semiconductors and their discovery of the transistor effect’ 硅时代的飞跃—集成电路的诞生 表1.1 集成电路工艺、电路规模和产品的发展概况 摩尔定律(Moore’s Law) Moores law : the number of components per IC doubles every 18 months. Moores law hold to this day. Intel的CPU验证摩尔定律 Fig1.4 Intel 4004 Micro-Processor by 1971 the 4004 the first 4-bit microprocessor was in production. The 4004 was a 3 chip set with a 2kbit ROM chip, a 320bit RAM chip and the 4bit processor each housed in a 16 pin DIP package. The 4004 processor required roughly 2,300 transistors to implement, used a silicon gate PMOS process with 10μm line widths, had a 108kHz clock speed and a die size of 13.5mm2. Intel Pentium (II)---1997 80年代以后—DRAM的发展 关心工艺线 1.1 集成电路的发展 1.2 集成电路设计流程及设计环境 1.3 集成电路制造途径 1.4 集成电路设计知识范围 IDM与Fabless集成电路实现 集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造 (IDM，Integrated Device Manufacture)的集成电路实现模式。 近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。 Fabless and Foundry Definition What is Fabless? IC Design based on foundries, i.e. IC Design unit without any process owned by itself. What is Foundry? IC manufactory purely supporting fabless IC designers, i.e. IC manufactory without any IC design entity of itself. Fabless IC Design + Foundry IC Manufacture Fabless Foundry 1.1 集成电路的发展 1.2 集成电路设计流程及设计环境 1.3 集成电路制造途径 1.4 集成电路设计知识范围 国内可用Foundry(代客户加工)厂家 国内在建、筹