计算机组成原理和接口技术第二章讲稿.pptVIP

第二章 80X86微处理器及其系统结构 运算器构成 通用寄存器组（暂存数据）； 输入数据选择电路（确定源操作数）； 输出数据分配电路（确定和的去向）； 内部总线（联络CPU内部的部件）； 加法器（完成加法）。 控制器构成 指令部件（程序计数器PC、指令寄存器IR、指令译码器ID）； 时序部件（脉冲源、启动停止控制电路、控制信号生成电路） 控制信号形成部件（控制信号输出、总线控制逻辑电路）； TF单步标志 IF中断标志 DF方向标志 2-2 8086 CPU引脚 （40） 2-3 存储器组织 1 存储器地址分段 数据段,代码段,堆栈段 段容量:≤64KB 首地址:节(paragraph)开始 段与段可以重叠 2 物理地址=段基地址×16+偏移地址 3 逻辑地址来源(表2-7) 堆栈段≦64KB 栈顶地址=SS×16+SP SP指向:栈低设在高地址 增长方向:向上增长 堆栈操作:以字(双字节为单位) PUSH 与 POP 配对 SP-2 SP+2 2-4 8086系统配置 两种模式:最小模式 仅有8086CPU,MN/MX接+5V 最大模式 另有8087,8089, MN/MX接地 系统控制线: 最小模式 8086CPU直接提供 最大模式 8086CPU 8288提供 2-5 8086CPU时序 CPU时序：CPU在时钟序列控制下进行的操作过程。 时钟脉冲：计量时间的基本单位。 微机中三个周期概念： 时钟周期（Cclock Cycle)—即状态T，T=1/f。 总线周期（Bus Cycle)—进行一次总线操作所需的时间。 指令周期（Instruction Cycle)—执行一条指令所需时间。 8086总线周期由4个时钟周期（状态）组成。 8086 CPU4个时钟周期的操作 T1状态：CPU向地址/数据和堆栈/状态复用总线 上发地址信号，以指出要寻址的存储器 单元或外设端口地址。 T2状态；总线上撤消地址，使AD0-AD15浮置高 阻态（读周期）或将输出数据放到总线 上（写周期），总线高4位用于输出本 总线周期状态信息。 T3状态：AD19/S6--AD16/S3继续提供状态信息， AD15--AD0出现数据。 T4状态:总线周期结束。 其他状态 Tw等待状态：等待慢速外设准备好，在T3之 后插入一个或几个。 Ti 空闲状态: 系统总线上无数据传送则处于 空闲状态。 地址锁存器 解决分时复用的地址锁存 右图为8282内部8路中1路 8282输入输出同相 8283输入输出反相 DI 输入端 DO 输出端 STB 选通端 OE 允许端 DI 1 0 DI前态 0 0 高阻 × 1 DO Q DI STB OE 2 双向数据收发器 8286/8287数据缓冲器 右图为8286内部8路中1路 8286输入输出同相 8287输入输出反相 A0 数据输入/输出端 B0 数据输入/输出端 T 传送方向控制端 OE 允许端 高阻态 1 1 高阻态 0 1 Bi Ai 0 0 Ai Bi（CPU 外部） 1 0 传送方向 T OE 3 时钟发生器8284 提供三个时基信号 OSC、CLK、PCLK 三个功能 ①CLK获得：X1X2接晶振后内部振荡器产生 接外部时钟信号 ②复位生成电路：对RES整型并与CLK同步 ③就绪控制：使外设READY与时钟信号同步 Fosc=14.318MHz Fclk=4.77MHz Fpclk=2.385MHz * * Intel 8086是微机发展史上具有里程碑意义的产品，是微型计算机普及的重要产品。 Intel 8088：准16位微处理器，IBM PC/XT的CPU； 第二章小结 1、8086微处理器的主要组成 EU+BIU （运算器+控制器+片内总线） 2、cpu的主要参数 主频、高速缓存、工艺（制程）、字长、可寻址内存空间、集成度、指令系统 3、cpu的工作过程 由内存取指——》指令队列——》指令译码——》指令执行——》控制信号生成（总线、内存、寄存器、加法器、时序信号生成） 第二章小结 4、微机处理器的发展历史 1971年的4004到2000年的P4 自己查资料 一 CPU内部结构 CS——代码段寄存器。 DS——数据段寄存器。 ES——附加段寄存器。 SS——堆残段寄存器。 16位段地址寄存器： 16位指令指针寄存器 IP：存放下一条指令的偏移地