存储系统机制及存储器接口PPT培训课件.pptVIP

第4章 存储系统机制及存储器接口;第4章 存储系统机制及存储器接口;4.1微处理器控制总线及接口控制方式;4.1微处理器控制总线及接口控制方式;S3C2410引脚排列底视图;4.1.1总线定时;4.1.1总线定时;4.1.1总线定时;4.1.1总线定时;4.1.2数据读写;4.1.3中断;4.1.4DMA;4.2 存储器及存储系统机制;4.2.1 存储器的分类;存储器作用示意图;（续）;1.随机存储器－芯片图;1.随机存储器;SRAM;SRAM接口;DRAM;DRAM接口;DRAM读取过程 ;2.只读存储器;只读存储器芯片图;NAND Flash和NOR Flash比较;NAND Flash读和写操作采用512字节的块,这一点类似硬盘管理操作。很自然地，基于NAND Flash的存储器就可以取代硬盘或其他块设备。 NAND尺寸是NOR的一半 NAND擦写次数是100万次，NOR为10万次 NAND位交换出现的更多一些 NAND坏块随机分布 NAND使用复杂 ;4.2.2高速缓存机制;高速缓存机制(CACHE) ;访问过程;Cache的工作原理 ;Cache的替换算法 ;地址映射;直接相联;直接相联;全相联;全相联;组相联映射方式;组相联检索过程;三种方式的比较;写操作;4.2.3存储管理单元（MMU）;1.虚拟存储管理方式;1.分页方式;2.快表技术（TLB）;2.快表技术（TLB）;系统控制协处理CP15的功能;;;2.快表技术（TLB）;2.快表技术（TLB）;使能MMU时存储访问过程 ： 芯片设置为MMU使能(设置CP15的相应寄存器) 根据ARM输出的虚拟地址在TLB中搜索，在这个过程当中，如果该虚拟地址对应的地址变换条目不在TLB中，CPU从位于内存中的页表中查询;2.快表技术（TLB）;;允许缓存（cached）的MMU存储访问示意图如下 ; 禁止MMU时存储访问过程 所有的物理地址和虚拟地址相等，即使用平板存储模式。 存储访问不进行权限控制。 MMU不会产生存储访问中止信号。;2.快表技术（TLB）;2.快表技术（TLB）;2.快表技术（TLB）;一级页表地址变换过程;一级描述符;每个粗糙第二级表对映着以4KB 为单位的虚拟地址范围是怎么映射的， 每个精细第二级表对映着以1KB 为单位的虚拟地址范围是怎么映射的。 对于一个第二级描述符，有四种可能，由描述符的bits[1:0]选择。;粗粒度页表描述符 ;粗粒度页表描述符获取二级描述符过程 ;段描述符;段的地址变换过程 ;细粒度页表描述符 ;细粒度页表描述符获取二级描述符过程 ;;2.快表技术（TLB）;2.快表技术（TLB）;2.快表技术（TLB）;2.快表技术（TLB）;2.快表技术（TLB）;;;;;;;;2.快表技术（TLB）;2.快表技术（TLB）;2.快表技术（TLB）;4.3存储系统地址分配;4.3.1 SRAM的寻址;SRAM存储器及其接口 ;4.3.1 SRAM的寻址;SRAM工作过程;;;;;S3C2410与2片8位FLASH的连接方法;4.3.2 DRAM的寻址 ;4.3.2 DRAM的寻址 ;DRAM工作时序;;;与1片16M的SDRAM的连接方法;与2片16M的SDRAM的连接方法;NOR和NAND是现在市场上两种主要的非易失闪存技术。 NOR Flash的读取速度比NAND Flash稍快一些，NAND Flash 的擦除和写入速度比NOR Flash快。 NOR Flash带有SRAM接口，NAND Flash器件使用复杂的I/O口来串行的存取数据，。 NAND Flash结构可以在给定的尺寸内提供更高的存储容量。 NAND Flash中每个块的最大擦写次数是一百万次，而NOR Flash的擦写次数是十万次。 ;NAND Flash简介;;NAND Flash结构;NAND Flash操作;;;4.3.4 I/O端口的设置;4.3.4 I/O端口的访问方式 ;1.存储器映射法;2.I/O隔离法;;;4.4 存储系统实例;4.4.1 S3C2410存储空间;4.4.1 S3C2410存储空间;4.4.1 S3C2410存储空间;S3C2410存储空间分配图 ;S3C2410存储空间说明;4.4.1 S3C2410存储空间;4.4.1 S3C2410存储空间;6号和7号存储块地址;4.4.1 S3C2410存储空间;4.4.1 S3C2410存储空间;2.存储器控制器特殊功能寄存器 （1）总线宽度和WAIT控制寄存器 总线宽度和WAIT控制寄存（BWSCON）用于设定各个存储块的数据宽度及WAIT使能。 地址为0复位后的值为0x000000，此寄存器可读可写。;