计算机组成原理存储器-github.pptVIP

最小的物理内存可以多大？4K？ 虚存大小=1M*4K=4G 表太大，占物理内存。可采用多级页表（一般两级），第一级驻留内存，第二级可换出到辅存。也有利于放入TLB。 为何需要两级页表？查表性能？容量？llxx：应该是解决一张表太大的问题（一级太大，占内存！两级，第二级不用时可放入硬盘）。与性能无关（无须匹配，只需按虚页号直接定位页表项）。 目录表：压缩页表的存储容量，用一个容量比较小的高速存储器来存放页表，从而加快页表的查表速度 慢表是一个全表，快表只是慢表的一个部分副本，而且只存放了慢表中很少的一部分，慢表（按地址访问）、快表（按内容相联访问） TLB，Translation Lookaside Buffers 在MMU中存放从虚拟地址到物理地址的匹配表 先进先出置换算法FIFO； 最近最少使用置换算法LRU：需为每个页设置一个特定单元，记录上次访问后到现在的时间量t,并选择t最大的页淘汰。无论硬件还是软件实现开销都很大！ 实际应用：近似算法NUR！ 最近未使用置换算法NUR： 写回法（Write-back）： 执行写操作时，信息只写入Cache； 当Cache块被替换时，先将该块内容写回主存，然后再调入新页。 页面失效有可能发生在一条指令的执行过程之中。例如，对于按字节编址的存贮器，就可能出现一条指令跨页存贮的情况。当前一页已在主存，而后一页不在主存时，则在取指令过程中就会发生页面失效。同理，在取操作数 (特别是字符串)、间接寻址及写回结果的过程中都可能发生页面失效。对于这种故障，处理机必须立即响应和处理，否则该条指令无法执行下去。如何保存和恢复故障点的现场，使得故障处理完成后，又能正确地从断点处继续执行指令，这是保证虚拟存贮器能否正确工作的关键性问题之一。 目前，有的机器是采用后援寄存器技术，即把该条指令的故障现场全部保存下来，当处理完该故障，把所需要的页调入主存后，再从故障点处继续执行完该条指令。有的机器则是保存部分有关现场，使该指令能从头再开始执行。有的机器则采用预判技术。例如，在执行字符串指令前，预判字符串的首、尾字符所在页是否已在主存中，如果在，则执行这条指令，只要有一个还没装入主存，就产生页面失效故障请求，在把该页调入后，才开始执行这条字符串指令。 块表：按tag查找 满表：按序号（=虚存页号）直接定位到页表项，无须比较。 注意：TLB表中有虚页号，慢表中没有！llxx：不一定，慢表可有可没有。关键是快表以虚页号为tag TLB just a cache of the page table mappings Dirty: since use write back, need to know whether or not to write page to disk when replaced Ref: Used to calculate LRU（NRU） on replacement TLB just a cache of the page table mappings TLB is usually small, typically 32-4,096 entries Like any other cache, the TLB can be fully associative, set associative, or direct mapped Typical TLB Format Dirty: since use write back, need to know whether or not to write page to disk when replaced Ref: Used to calculate LRU on replacement llxx：access rights不是进程间隔离，而是进程内的访问保护。 快表和慢表的内容不同：快表中有虚存页号和物理页号，慢表按虚拟页号索引，因此只有物理页号 Translation Look-Aside Buffers 根据基号、段号、页号对快表进行全相联查找 引用位——TLB替换标志，OS定期清除 浊位——数据修改标志 * 全相联？ * /articles/view/100120 * MIPS协处理器，实际就是一组寄存器，而不是什么“处理器”。 见《雷思磊》含32个寄存器，用于控制CPU的工作模式 MMU、异常处理、乘除法等功能，以及特权级模式等都依赖于协处理器CP0来实现。CP0中常用的几个寄存器，它们是：BadVAddr，Count/Compare，Status/Cause，EPC，WatchLo/WatchHi。 Register 0: Index，作为MMU的索引用。将来讨论MMU和TLB时会详解之。　　Register